[發明專利]OTP存儲器及其操作方法、工藝方法

在審

• 申請號: 202211097667.9
• 申請日: 2022-09-08
• 公開（公告）號: CN115605023A
• 公開（公告）日: 2023-01-13
• 發明（設計）人: 陳耿川
• 申請（專利權）人: 芯合半導體公司
• 主分類號: H10B20/25
• 分類號: H10B20/25;G11C17/16;G11C17/18
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 顧丹麗

本發明涉及一種OTP存儲器及其操作方法、工藝方法。所述OTP存儲器中，OTP存儲單元的源端Ldd區和源區之間形成PN結，該PN結在對所述OTP存儲單元編程時被擊穿，能夠實現一次性編程功能，而且電路布局簡潔，有助于縮小芯片面積，降低成本。所述工藝方法在半導體基底表面區域同步形成所述OTP存儲器的OTP存儲單元以及MOS晶體管，降低了OTP存儲器的制作難度，成本低，便于量產。

技術領域

本發明涉及半導體技術領域，尤其涉及OTP存儲器及其操作方法、工藝方法。

背景技術

一次性編程(One Time Programmable，OTP)存儲技術已在后硅驗證、存儲器修復、在線現場試驗和安全信息存儲等場合被采用，例如在存儲器修復時，缺陷地址可以記錄在OTP存儲元件中，當外部提供的地址是缺陷地址時，半導體電路可以通過訪問冗余存儲單元而不是缺陷單元實現修復。再例如，為了解決物聯網設備可能出現的信息泄密、非法訪問或惡意軟件攻擊等安全問題，可以采用OTP存儲元件存儲信息以防止被再次編程。

常用的OTP存儲元件采用反熔絲機理進行編程，反熔絲在本機未編程狀態下不導電，而在被編程后變得導電。目前集成電路中，反熔絲通常由兩個導體及夾在其之間的薄介電層構成，在編程時，在兩個導體之間施加高電壓，使介電層被擊穿；還有一種反熔絲是在多晶硅中通過摻雜形成PN結，在編程時，PN結被反向電壓擊穿。

但是，目前的OTP存儲元件需采用復雜的布局和電路，導致存在芯片整體面積較大以及成本較高的問題。

發明內容

本發明提供一種OTP存儲器，相較于現有OTP存儲元件，所述OTP存儲器中的OTP存儲單元的電路布局有助于縮小芯片面積，降低成本。本發明另外提供一種OTP存儲器的操作方法和一種用于形成所述OTP存儲器的工藝方法。

一方面，本發明提供一種OTP存儲器，所述OTP存儲器包括至少一個OTP存儲單元，所述OTP存儲單元包括：

源區、漏區和溝道區，形成于一半導體基底中的第一摻雜類型區域，所述源區具有第一摻雜類型，所述漏區具有第二摻雜類型，所述溝道區位于所述源區和漏區之間；

具有第二摻雜類型的源端Ldd區和漏端Ldd區，分別位于所述溝道區的兩端且分別鄰接所述源區和漏區，其中，所述源端Ldd區和所述源區之間形成PN結；以及

柵極氧化層和柵極，堆疊形成于所述溝道區上。

可選的，所述OTP存儲器中，多個所述OTP存儲單元構成OTP存儲單元陣列，并且，多個所述OTP存儲單元的所述柵極連接形成多條字線。

可選的，所述OTP存儲單元陣列包括至少一對鏡像設置的所述OTP存儲單元，每對鏡像設置的所述OTP存儲單元共用所述源區。

可選的，所述OTP存儲器還包括：

層間介質層，所述層間介質層覆蓋各所述OTP存儲單元；以及

多條位線，位于所述層間介質層上，多條所述位線通過貫穿所述層間介質層的接觸插塞與各所述OTP存儲單元的漏區連接。

一方面，本發明提供上述OTP存儲器的操作方法，包括對上述OTP存儲器中的OTP存儲單元進行一次性編程操作，所述一次性編程操作包括：

設置所述OTP存儲單元的源區接地，漏區電壓大于所述PN結的擊穿電壓，柵極電壓大于閾值電壓；其中，所述漏區電壓通過所述溝道區耦合至所述源端Ldd區，使所述PN結被反向擊穿。

可選的，還包括對所述OTP存儲單元進行讀取操作，所述讀取操作包括：