[發明專利]一種Yulong810A芯片PLL的ATE測試方法、裝置和存儲介質

在審

• 申請號: 202211097091.6
• 申請日: 2022-09-08
• 公開（公告）號: CN116312717A
• 公開（公告）日: 2023-06-23
• 發明（設計）人: 顏軍;趙厲;黃仕林;韓俊
• 申請（專利權）人: 珠海歐比特宇航科技股份有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 黃英杰

本申請公開了一種Yulong810A芯片PLL的ATE測試方法、裝置和存儲介質，包括：獲取Yulong810A芯片設計代碼的PLL的測試代碼；將所述測試代碼進行Modelsim仿真并生成仿真文件；將所述仿真文件轉為測試向量；將所述Yulong810A芯片與ATE測試機臺進行連接；獲取所述Yulong810A芯片PLL的ATE測試程序；根據所述ATE測試程序和Yulong810A詳細規范設定工作條件，對PLL進行測試。本發明提供的測試方法通過將功能pattern加載到ATE測試機臺上，對Yulong810A芯片PLL進行測試，可以及時發現Yulong810A芯片PLL的異常現象，能準確驗證Yulong810A芯片PLL功能特性，大大提高了芯片的測試效率，降低了測試成本。

技術領域

本申請涉及芯片測試領域，尤其是一種Yulong810A芯片PLL的ATE測試方法、裝置和存儲介質。

背景技術

Yulong810A芯片PLL測試與以往的存儲器測試不同，Yulong810A芯片PLL測試要在Yulong810A芯片正常啟動工作的基礎上再進行PLL的相關測試。目前的Yulong810A芯片PLL測試具有性價比低、開發測試程序復雜的特點。

因此，相關技術存在的上述技術問題亟待解決。

發明內容

本申請旨在解決相關技術中的技術問題之一。為此，本申請實施例提供一種Yulong810A芯片PLL的ATE測試方法、裝置和存儲介質，能夠以較高的性價比對Yulong810A芯片PLL的ATE進行測試。

根據本申請實施例一方面，提供一種Yulong810A芯片PLL的ATE測試方法，所述方法包括：

獲取Yulong810A芯片設計代碼的PLL的測試代碼；

將所述測試代碼進行Modelsim仿真并生成仿真文件；

將所述仿真文件轉為測試向量；

將所述Yulong810A芯片與ATE測試機臺進行連接；

獲取所述Yulong810A芯片PLL的ATE測試程序；

根據所述ATE測試程序和Yulong810A詳細規范設定工作條件，對PLL進行測試。

在其中一個實施例中，所述ATE測試包括：直流參數測試、功能測試和交流參數測試，所述直流參數測試包括：內核電源動態電流，內核電源靜態電流，IO電源靜態電流，輸入高/低電平漏電流，輸出高/低電平電壓。

在其中一個實施例中，所述功能測試包括：根據所述Yulong810A芯片規范規定的工作條件，分別設定Yulong810A芯片的內核電壓、IO電壓、輸入/輸出電壓、參考電壓的值，定義所述Yulong810A芯片的輸入時鐘周期和信號腳時間約束，將PLL的功能pattern加載到93k測試機臺的存儲單元。

在其中一個實施例中，所述測試代碼的Modelsim仿真包含了PLL測試時進行時鐘倍頻或分頻過程的有關信號腳的信息值。

在其中一個實施例中，所述將所述仿真文件轉為測試向量，包括：

改變所述仿真文件的數據信息存儲格式，將所述仿真文件的格式轉換成適用于ATE測試機臺識別的矢量文件格式。

在其中一個實施例中，所述將所述Yulong810A芯片與ATE測試機臺進行連接，包括：

將所述Yulong810A芯片的地址、數據、片選使能信號腳通過轉接板分別與93k測試機臺連接，所述Yulong810A芯片的電源腳通過轉接板與93k測試機臺的電源通道連接，所述Yulong810A芯片的地引腳通過轉接板與93k測試機臺的地連接。