[發(fā)明專利]基于SOI硅片的硅納米線陣列式加速度計(jì)及其制備工藝

在審

• 申請?zhí)枺?/td>: 202211085280.1
• 申請日: 2022-09-06
• 公開（公告）號: CN115285933A
• 公開（公告）日: 2022-11-04
• 發(fā)明（設(shè)計(jì)）人: 楊勛;鄭馳霖;劉超然;郭禮康
• 申請（專利權(quán)）人: 杭州電子科技大學(xué)
• 主分類號: B81C1/00
• 分類號: B81C1/00;G01P15/08
• 代理公司: 浙江永鼎律師事務(wù)所 33233
• 代理人: 周希良

1.基于SOI硅片的硅納米線陣列式加速度計(jì)的制備工藝，其特征在于，包括以下步驟：

S1、在(111)型SOI硅片的頂層硅表面制備氮化硅薄膜，形成介質(zhì)掩膜層；

S2、在介質(zhì)掩膜層轉(zhuǎn)移三角形陣列圖案，并刻蝕三角形處的氮化硅，以形成三角形陣列窗口；接著對三角形陣列窗口處的頂層硅進(jìn)行干法刻蝕，并刻蝕至SOI硅片的氧化層，制得深度相同的豎直三角形槽，以形成三角形陣列槽；其中，三角形陣列槽為以三個豎直三角形槽周向均勻分布為陣列單元的陣列結(jié)構(gòu)；

S3、刻蝕所有豎直三角形槽下的氧化層，接著再刻蝕底層硅，之后去除光刻膠；

S4、對三角形陣列槽進(jìn)行各向異性濕法腐蝕，形成每個側(cè)壁均屬于{111}晶面族的六邊形腐蝕槽，且相鄰的六邊形腐蝕槽之間形成單晶硅薄壁結(jié)構(gòu)，每三個互為相鄰的六邊形腐蝕槽中間出現(xiàn)兩個相對的錐體結(jié)構(gòu)；同時，100晶向的底層硅出現(xiàn)腐蝕槽將頂層硅上的兩錐體結(jié)構(gòu)釋放，以構(gòu)成質(zhì)量塊；

S5、基于自限制熱氧化工藝對硅片進(jìn)行氧化后，所有單晶硅薄壁結(jié)構(gòu)的頂部中央位置都形成單晶硅納米線；

S6、在硅片的適當(dāng)位置刻蝕氮化硅形成方形窗口，對方形窗口硼離子注入后再進(jìn)行退火，之后制作正、負(fù)電極；

S7、在硅片的適當(dāng)位置制作隔離溝道，以實(shí)現(xiàn)正、負(fù)電極的物理隔絕；

S8、去除被氧化的單晶硅薄壁結(jié)構(gòu)，釋放整個結(jié)構(gòu)。

2.如權(quán)利要求1所述的制備工藝，其特征在于，所述陣列單元中的三個豎直三角形槽的分布為兩個位于同一行、剩余的一個位于另一行。

3.如權(quán)利要求1所述的制備工藝，其特征在于，相鄰陣列單元共用二個豎直三角形槽，四個豎直三角形槽的分布為兩個位于同一行、另兩個位于另一行。

4.如權(quán)利要求2或3所述的制備工藝，其特征在于，所述陣列單元的數(shù)量為2-1000。

5.如權(quán)利要求1所述的制備工藝，其特征在于，所述豎直三角形槽的深度為1-100μm。

6.如權(quán)利要求1所述的制備工藝，其特征在于，所述濕法腐蝕的溶液是10-100℃、10-80wt％的KOH溶液，濕法腐蝕時間為5分鐘-10小時。

7.如權(quán)利要求1所述的制備方法，其特征在于，所述單晶硅薄壁結(jié)構(gòu)的預(yù)設(shè)寬度小于1μm。

8.如權(quán)利要求1所述的制備方法，其特征在于，所述單晶硅納米線的寬度為10-800nm。

9.如權(quán)利要求1-8任一項(xiàng)所述的制備方法制得的硅納米線陣列式加速度計(jì)。

10.如權(quán)利要求9所述的硅納米線陣列式加速度計(jì)，其特征在于，所述的硅納米線陣列加速度計(jì)的核心結(jié)構(gòu)是由氮化硅薄膜和多根硅納米線支撐起的多個質(zhì)量塊，且整個結(jié)構(gòu)呈現(xiàn)梳齒型。