[發明專利]一種高UIS雪崩耐量的功率VDMOSFET器件及其制備方法

在審

• 申請號: 202211084593.5
• 申請日: 2022-09-06
• 公開（公告）號: CN115295628A
• 公開（公告）日: 2022-11-04
• 發明（設計）人: 王穎;周建成;曹菲;包夢恬
• 申請（專利權）人: 大連海事大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06
• 代理公司: 大連至誠專利代理事務所(特殊普通合伙) 21242
• 代理人: 楊威;李永旭

1.一種高UIS雪崩耐量的功率VDMOSFET器件，其特征在于，包括：

N型襯底區(100)；

N型漂移區(101)，所述N型漂移區(101)在所述N型襯底區(100)的上表面；

注入區，所述注入區在所述N型漂移區(101)上方兩側的溝槽內，包括：P型輕濃度摻雜基區(102)、P型高濃度摻雜區(103)和N型高濃度源區(104)，所述N型高濃度源區(104)在所述P型輕濃度摻雜基區(102)和所述P型高濃度摻雜區(103)之間；

功能區，所述功能區在所述N型漂移區(101)上方的中間，包括：電流擴展層(105)和P型高濃度屏蔽層(106)，所述電流擴展層(105)在所述P型高濃度屏蔽層(106)的下方；

柵極區，所述柵極區在所述功能區的兩側，包括：柵極氧化層(300)和柵極(400)，所述柵極氧化層(300)包圍所述柵極(400)的四周；

源極(201)，所述源極(201)連接在所述柵極區和功能區的上方；

漏極(200)，所述漏極(200)連接在所述N型襯底區(100)的下方。

2.根據權利要求1所述的一種高UIS雪崩耐量的功率VDMOSFET器件，其特征在于，所述功能區中電流擴展層(105)的厚度為0.6μm，寬度為1.15μm，離子摻雜濃度范圍為8×10¹⁶cm^-3至2×10¹⁷cm^-3；

所述P型高濃度屏蔽層(106)的厚度為0.3μm，寬度為1.15μm，離子摻雜濃度的峰值為1×10¹⁹cm^-3。

3.根據權利要求1所述的一種高UIS雪崩耐量的功率VDMOSFET器件，其特征在于，所述注入區所在的溝槽深度范圍為0.3μm至0.6μm；

所述P型輕濃度摻雜基區(102)的寬度為2.1μm，深度為1.0μm，離子摻雜濃度峰值的范圍為1×10¹⁷cm^-3至5×10¹⁸cm^-3；

所述P型高濃度摻雜區(103)的寬度為1.2μm，深度為0.8μm，離子摻雜濃度峰值的范圍為1×10²⁰cm^-3至2×10²⁰cm^-3。

4.根據權利要求1所述的一種高UIS雪崩耐量的功率VDMOSFET器件，其特征在于，所述N型漂移區(101)的總厚度為10.6μm，離子摻雜濃度范圍為6×10¹⁵cm^-3至8×10¹⁵cm^-3。

5.根據權利要求1所述的一種高UIS雪崩耐量的功率VDMOSFET器件，其特征在于，所述柵極氧化層(300)的厚度為0.05μm。

6.基于權利要求1至5任意一項所述的一種高UIS雪崩耐量的功率VSMOSFET器件的制備方法，其特征在于，包括以下步驟:

S1、制備高UIS雪崩耐量的功率VDMOSFET器件所需的N型襯底區(100)；

S2、在所述N型襯底區(100)的上表面經一次化學氣相沉積外延的方式形成N型漂移區(101)；

S3、在所述N型漂移區(101)的上表面再次通過化學氣相沉積外延的方式形成電流擴展層(105)；

S4、在所述電流擴展層(105)上方30nm至200nm厚度處注入掩模版，通過多次離子注入的方式形成P型高濃度屏蔽層(106)；

S5、利用刻槽技術在所述掩模版的阻擋下利用等離子體刻蝕的方法形成溝槽，所述溝槽在N型漂移區(101)頂端的兩側；

S6、在所述溝槽上通過離子注入的方式依次形成P型輕濃度摻雜基區(102)、N型高濃度源區(104)、P型高濃度摻雜區(103)；

S7、將所得器件進行高溫干氧氧化，在所述溝槽的上方形成柵極氧化層(300)，再沉積多晶硅并摻雜磷刻蝕后形成柵極(400)；

S8、對上述所得半導體器件經過金屬接觸開孔后淀積高熔點的金屬鎳或金屬鈦，然后退火形成具有歐姆接觸特性的源極(201)和漏極(200)。