[發明專利]具有工藝補償的低壓低功耗CMOS基準電壓源及調試方法

在審

• 申請號: 202211076047.7
• 申請日: 2022-09-01
• 公開（公告）號: CN115328262A
• 公開（公告）日: 2022-11-11
• 發明（設計）人: 程林;王晶;孫璇
• 申請（專利權）人: 中國科學技術大學
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 張博

1.一種具有工藝補償的低壓低功耗CMOS基準電壓源，包括等效NMOS晶體管、以及以串聯形式連接的第一等效晶體管、第二等效晶體管、第三等效晶體管，其中：

所述等效NMOS晶體管的漏極連接至電源，襯底接地；

所述第一等效晶體管的源極連接至所述等效NMOS晶體管的源極；

所述第一等效晶體管的柵極、源極相連；所述第二等效晶體管和所述第三等效晶體管的柵極分別和自身的漏極相連；

所述第一等效晶體管和所述第二等效晶體管產生具有第一偏斜的第一電壓；所述第一等效晶體管和所述第三等效晶體管產生具有第二偏斜的第二電壓，所述第二偏斜與所述第一偏斜能夠互相補償，從而使第一電壓和第二電壓求和后輸出對工藝、供電壓以及溫度變化不敏感的基準電壓。

2.根據權利要求1所述的基準電壓源，其中：

所述第一偏斜和所述第二偏斜分別包括工藝偏斜和溫度偏斜。

3.根據權利要求2所述的基準電壓源，通過控制所述第一等效晶體管和所述第二等效晶體管的參數控制第一電壓的工藝偏斜和溫度偏斜。

4.根據權利要求3所述的基準電壓源，通過控制所述第一等效晶體管和所述第三等效晶體管的參數控制第二電壓的工藝偏斜和溫度偏斜。

5.根據權利要求3或4所述的基準電壓源，其中：

所述參數包括單位溝道寬度、溝道長度、并聯個數、閾值電壓；

所述工藝偏斜包括工藝偏斜量和工藝偏斜方向；

所述溫度偏斜包括溫度偏斜量和溫度偏斜方向。

6.根據權利要求5所述的基準電壓源，通過控制第一等效晶體管的單位溝道寬度和第二等效晶體管的單位溝道寬度，以控制第一電壓的工藝偏斜。

7.根據權利要求5所述的基準電壓源，通過控制第一等效晶體管的并聯個數和第二等效晶體管的并聯個數，以控制第一電壓的溫度偏斜。

8.根據權利要求5所述的基準電壓源，通過控制第一等效晶體管的單位溝道寬度和第三等效晶體管的單位溝道寬度，控制第二電壓的工藝偏斜，以使第二電壓的工藝偏斜和第一電壓的工藝偏斜具有互補性，從而消除第一電壓和第二電壓的工藝偏斜。

9.根據權利要求5所述的基準電壓源，通過控制第一等效晶體管的并聯個數和第三等效晶體管的并聯個數，控制第二電壓的溫度偏斜，以使第二電壓的溫度偏斜和第一電壓的溫度偏斜具有互補性，從而消除第一電壓和第二電壓的溫度偏斜。

10.一種基準電壓源的調試方法，用于調試權利要求1-9任一項所述的基準電壓源，所述調試方法包括：

操作S1：確定第一等效晶體管的參數以設定偏置電流大小；

操作S2：通過調整第二等效晶體管和第三等效晶體管的單位溝道寬度來分別控制第一電壓和第二電壓的工藝偏斜，以實現工藝補償；

操作S3：通過調整第二等效晶體管和第三等效晶體管的并聯個數來分別控制第一電壓和第二電壓的溫度偏斜，以實現溫度補償；以及

操作S4：通過調整等效NMOS晶體管的尺寸來提高基準電壓源的電源抑制比和線性靈敏度。