[發明專利]半導體器件結構及其形成方法

在審

• 申請號: 202211069117.6
• 申請日: 2022-09-02
• 公開（公告）號: CN115863433A
• 公開（公告）日: 2023-03-28
• 發明（設計）人: 葉韋廷;顏鴻宇;彭羽筠;林耕竹
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種半導體器件結構，包括：

多個溝道結構，位于襯底上方；

柵極堆疊件，環繞所述多個溝道結構；以及

隔離結構，位于所述多個溝道結構中的一個底部溝道結構和所述襯底之間，其中，所述隔離結構具有第一含金屬介電層和第二含金屬介電層，并且所述隔離結構具有位于所述第一含金屬介電層和所述第二含金屬介電層之間的中間介電層。

2.根據權利要求1所述的半導體器件結構，其中：

所述第一含金屬介電層和所述第二含金屬介電層包含鋁和氧；以及

所述中間介電層包含鋁和氮。

3.根據權利要求2所述的半導體器件結構，其中，所述中間介電層還包含氧。

4.根據權利要求1所述的半導體器件結構，其中：

所述第一含金屬介電層和所述第二含金屬介電層包含鋁和氧；以及

所述中間介電層包含硅和氧。

5.根據權利要求4所述的半導體器件結構，其中，所述中間介電層還包含碳和氮。

6.一種形成半導體器件結構的方法，包括：

在襯底上方形成鰭結構，其中，所述鰭結構具有襯底部分、位于所述襯底部分上方的犧牲基層、以及位于所述犧牲基層上方的多個犧牲層和多個半導體層，其中，所述多個犧牲層和所述多個半導體層具有交替的配置；

形成包裹所述鰭結構的部分的柵極堆疊件；

去除所述犧牲基層以在所述襯底部分和所述多個半導體層中的一個底部半導體層之間形成凹槽；

在由所述凹槽暴露的所述襯底部分上方形成第一介電層，并且在由所述凹槽暴露的所述多個半導體層的所述一個底部半導體層上方形成第二介電層；以及

在所述第一介電層和所述第二介電層之間形成中間介電層。

7.根據權利要求6所述的方法，其中，在所述第一介電層和所述第二介電層之間形成所述中間介電層包括將含氮等離子體引入到所述第一介電層和所述第二介電層之間的接縫中，從而使得所述第一介電層的部分和所述第二介電層的部分轉變成所述中間介電層。

8.根據權利要求7所述的方法，還包括使所述第一介電層、所述中間介電層和所述第二介電層結晶。

9.根據權利要求6所述的方法，其中，由所述柵極堆疊件包裹的所述鰭結構的所述部分是所述鰭結構的第一部分，所述凹槽是第一凹槽，并且所述方法還包括：

去除所述鰭結構的第二部分以形成第二凹槽；以及

在形成所述第一介電層、所述第二介電層和所述中間介電層之后，在所述第二凹槽中形成外延結構。

10.一種形成半導體器件結構的方法，包括：

在襯底上方形成犧牲基層；

在所述犧牲基層上方形成半導體堆疊件，其中，所述半導體堆疊件具有位于所述犧牲基層上方的第一半導體層、位于所述第一半導體層上方的犧牲層和位于所述犧牲層上方的第二半導體層；

在形成外延源極/漏極結構之前，去除所述犧牲基層，以在所述襯底和所述第一半導體層之間形成間隙；以及

在所述間隙中形成含金屬的多層介電結構。