[發明專利]半導體結構的制作方法以及半導體結構

在審

• 申請號: 202211068662.3
• 申請日: 2022-09-02
• 公開（公告）號: CN115132648A
• 公開（公告）日: 2022-09-30
• 發明（設計）人: 林成芝;吳啟明;陳揚
• 申請（專利權）人: 合肥新晶集成電路有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/308
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 霍文娟

1.一種半導體結構的制作方法，其特征在于，包括：

提供基底，所述基底包括依次層疊的襯底、介質結構層以及間隔設置的多個溝槽，所述溝槽貫穿所述介質結構層至所述襯底中，所述溝槽按照排列方向分為第一溝槽和第二溝槽，所述第一溝槽至少有一個，所述第二溝槽至少有一個；

在所述第一溝槽中以及所述第一溝槽兩側的所述介質結構層的裸露表面上形成第一掩膜層；

去除部分所述第一掩膜層，使得所述第一溝槽兩側的所述介質結構層裸露，以及使得所述第一溝槽中所述第一掩膜層的裸露表面與所述第一溝槽兩側的所述介質結構層的裸露表面平齊；

去除部分所述襯底，使得所述第二溝槽的深度增加。

2.根據權利要求1所述的方法，其特征在于，在所述第一溝槽中以及所述第一溝槽兩側的所述介質結構層的裸露表面上形成第一掩膜層，包括：

在所述基底的裸露表面上形成所述第一掩膜層；

去除部分所述第一掩膜層，使得所述第二溝槽的內壁以及所述第二溝槽兩側的所述介質結構層的表面裸露。

3.根據權利要求1所述的方法，其特征在于，提供基底，包括：

提供所述襯底；

在所述襯底的裸露表面上形成所述介質結構層；

去除部分所述介質結構層以及所述襯底，形成間隔設置的多個所述溝槽。

4.根據權利要求3所述的方法，其特征在于，去除部分所述介質結構層以及所述襯底，形成間隔設置的多個所述溝槽，包括：

在所述介質結構層的裸露表面上形成第二掩膜層；

圖形化所述第二掩膜層；

以圖形化的所述第二掩膜層為掩膜，向下刻蝕所述介質結構層以及所述襯底，形成多個所述溝槽。

5.根據權利要求4所述的方法，其特征在于，在所述介質結構層的裸露表面上形成第二掩膜層，包括：

在所述介質結構層的裸露表面上形成碳層；

在所述碳層的裸露表面上形成氮氧化硅層，所述碳層以及所述氮氧化硅層形成所述第二掩膜層。

6.根據權利要求3所述的方法，其特征在于，在所述襯底的裸露表面上形成所述介質結構層，包括：

在所述襯底的裸露表面上形成介質層；

在所述介質層的裸露表面上形成刻蝕阻擋層，所述介質層和所述刻蝕阻擋層形成所述介質結構層。

7.根據權利要求6所述的方法，其特征在于，所述介質層的材料包括以下至少之一：氧化硅、氮氧化硅和碳氧化硅。

8.根據權利要求6所述的方法，其特征在于，所述刻蝕阻擋層的材料包括氮氧化硅。

9.根據權利要求1至8中任意一項所述的方法，其特征在于，所述第一掩膜層的材料包括光刻膠。

10.一種采用權利要求1至9中任一項所述方法制作的半導體結構，其特征在于，包括：

襯底；

介質結構層，位于所述襯底的表面上；

多個溝槽，多個所述溝槽間隔設置，所述溝槽貫穿所述介質結構層至所述襯底中，所述溝槽按照排列方向分為第一溝槽和第二溝槽，所述第一溝槽至少有一個，所述第二溝槽至少有一個，所述第二溝槽的深度大于所述第一溝槽的深度。