[發明專利]存儲器訪問指令順序編碼的生成和使用

在審

• 申請號: 202211067382.0
• 申請日: 2016-09-13
• 公開（公告）號: CN115390926A
• 公開（公告）日: 2022-11-25
• 發明（設計）人: D·C·伯格;A·L·史密斯
• 申請（專利權）人: 微軟技術許可有限責任公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F9/30;G06F13/42;G06F9/46;G06F9/52
• 代理公司: 北京世輝律師事務所 16093
• 代理人: 林程程

公開了用于使用硬件結構來控制存儲器訪問指令在基于塊的處理器架構中的執行的裝置和方法，該硬件結構指示指令塊中的存儲器訪問指令的相對排序。在所公開的技術的一個示例中，一種執行具有多個存儲器加載和/或存儲器存儲指令的指令塊的方法包括選擇下一存儲器加載或者存儲器存儲指令，以基于被編碼在塊內的依賴性和對存儲數據的存儲向量執行，該數據指示指令塊中的哪些存儲器加載和存儲器存儲指令已經執行。可以使用存儲掩碼來對存儲向量進行掩碼。可以在對指令塊譯碼時生成或者從指令塊頭部復制存儲掩碼。基于編碼的依賴性和經掩碼的存儲向量，下一指令可以在它的依賴性可用時發出。

本申請是申請日為2016年9月13日、申請號為201680054500.0、發明名稱為“存儲器訪問指令順序編碼的生成和使用”的中國發明專利申請的分案申請。

技術領域

由于摩爾定律所預測的持續的晶體管擴展，微處理器已經從晶體管數的持續增加、集成電路成本、制造資本、時鐘頻率、以及能量效率中收益，而相關的處理器指令集架構(ISA)卻很小變化。然而，從在過去40年里驅動半導體工業的光刻擴展實現的益處正在放緩或者甚至反轉。精簡指令集計算(RISC)架構已經成為處理器設計中的主導典范很多年。亂序超標量實現尚未在面積或性能方面展現出持續改進。因此，存在對于擴展性能改進的處理器ISA改進的足夠機會。

發明內容

公開了用于配置、操作和編譯用于基于塊的處理器架構(BB-ISA)(包括顯式數據圖形執行(EDGE)架構)的代碼的方法、裝置和計算機可讀存儲設備。可以分離地或者在相互的各種組合中實施用于例如提高處理器性能和/或減少能量消耗的解決方案的所描述的技術和工具。如以下將被更完全描述的那樣，可以在數字信號處理器、微處理器、專用集成電路(ASIC)、軟處理器(例如，使用可重新配置邏輯在現場可編程門陣列(FPGA)中被實施的多處理器核)、可編程邏輯或者其它適當邏輯電路中實施所描述的技術和工具。如本領域普通技術人員將容易地清楚的那樣，可以在各種計算平臺(包括但不限于服務器、大型機、蜂窩電話、智能電話、PDA、手持設備、手持計算機、PDA、觸屏平板設備、平板計算機、可穿戴計算機和膝上型計算機)中實施所公開的技術。

在所公開的技術的一個示例中，基于塊的處理器被配置為基于存儲數據的硬件結構來控制存儲器訪問指令(例如，存儲器加載和存儲器存儲指令)的順序，該數據指示存儲器訪問指令的相對排序。在一些示例中，在對指令塊譯碼時生成或者從指令塊頭部直接地讀取并且在硬件結構中存儲存儲掩碼。在一些示例中，存儲器訪問指令利用指示它們的相對排序的標識符而被編碼。在一些示例中，編譯器或者解譯器將源代碼和/或目標代碼變換成用于基于塊的處理器的可執行代碼、包括利用排序標識符和/或存儲掩碼信息而被編碼的存儲器訪問指令。

提供本發明內容以引入以在具體實施方式中下面進一步描述的簡化形式的概念的選擇。本發明內容不旨在標識要求保護的主題的關鍵特征或基本特征，其也不旨在用于限制要求保護的主題的范圍。所公開的主題的前述和其他目標、特征以及優點將從參考附圖進行的以下具體實施方式變得更加明顯。

附圖說明

圖1圖示了如可以在所公開的技術的一些示例中使用的基于塊的處理器核。

圖2圖示了如可以在所公開的技術的一些示例中使用的基于塊的處理器核。

圖3圖示了根據所公開的技術的某些示例的多個指令塊。

圖4圖示了如可以在所公開的技術的一些示例中使用的指令塊和源代碼的部分。

圖5圖示了如可以在所公開的技術的一些示例中使用的基于塊的處理器頭部和指令。

圖6是圖示了在指令塊被映射、執行和退休時向它指派的多個狀態的狀態圖。

圖7圖示了如可以在所公開的技術的一些示例中使用的多個指令塊和處理器核。

圖8是概述了如可以所在公開的技術的某些示例中執行的、比較加載存儲標識符與存儲向量的示例方法的流程圖。