[發明專利]具有低功率同步電路裝置的設備及相關方法

在審

• 申請號: 202211054195.9
• 申請日: 2022-08-30
• 公開（公告）號: CN115826677A
• 公開（公告）日: 2023-03-21
• 發明（設計）人: A·巴爾;N·卡納;R·加格;R·K·古普塔
• 申請（專利權）人: 意法半導體國際有限公司
• 主分類號: G06F1/12
• 分類號: G06F1/12;G06F15/163
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 丁君軍

本公開涉及具有低功率同步電路裝置的設備及相關方法。一種設備包括與第一時間域相關聯的輸入數據線和與第二時間域相關聯的輸出數據線。同步電路裝置被耦合在輸入數據線和輸出數據線之間。同步電路裝置被時鐘生成電路裝置生成的同步時鐘信號驅動。時鐘生成電路裝置被耦合到輸入數據線和同步電路裝置。在操作中，時鐘生成電路裝置檢測多個輸入數據線上的信號轉換。時鐘生成電路裝置基于檢測到的轉換、第一時間域的時鐘信號和第二時間域的時鐘信號生成驅動同步電路裝置的同步時鐘信號。

技術領域

本公開涉及集成電路，并且具體地涉及在集成電路的子系統之間的通信。

背景技術

芯片上系統(SoC)包括在單個集成電路中被實現的子系統。在一些情況下，SoC的一個子系統被配置為向SoC的第二子系統提供數據。在SoC的每個子系統內，子系統的電路根據相應的時鐘信號在時間上同步地操作。當SoC的每個子系統的電路裝置被定時為不同的時鐘信號時，在SoC的兩個子系統之間的數據轉移期間可能出現亞穩定性。同步器是被部署在時鐘域邊界附近以減少亞穩定性發生的電路。時鐘域邊界存在于電子設備的單個SoC的子系統之間或電子設備的一個SoC與另一個SoC之間。

發明內容

在一個實施例中，時鐘生成電路裝置基于所檢測的數據信號中的轉換來驅動同步電路裝置。同步電路裝置被耦合在與第一時域相關聯的輸入數據線和與第二時域相關聯的輸出數據線之間。時鐘生成電路裝置被耦合在輸入數據線和同步電路裝置，并且基于所檢測的轉換、第一時間域的時鐘信號和第二時間域的時鐘信號生成驅動同步電路裝置的同步時鐘信號。時鐘生成電路裝置檢測在輸入數據線上的信號轉換。

在一個實施例中，系統的第一功能電路裝置向系統的第二功能電路裝置傳輸信號。第一功能電路裝置與第一時間域相關聯。第二功能電路裝置與第二時間域相關聯。同步接口具有耦合在第一功能電路裝置和第二功能電路裝置之間的同步元件。同步接口檢測信號的信號轉換，并且基于所檢測的轉換和與第一時間域和第二時間域相關聯的時鐘信號生成同步時鐘信號以驅動同步元件。

在一個實施例中，使用數據接口在與第一時間域相關聯的第一電路裝置和與第二時間域相關聯的第二電路裝置之間傳輸數據。在傳輸中，與數據相關聯的信號轉換被檢測，并且基于所檢測的信號轉換、與第一時間域相關聯的時鐘信號以及與第二時間域相關聯的時鐘信號來生成同步時鐘信號以驅動數據接口。

附圖說明

現在將僅通過示例的方式參考附圖。在附圖中，相同的附圖標記表示相似的元件或動作，并且除了不同的后綴之外相同的附圖標記表示相似的元件或動作，除非上下文另有說明。然而，在一些附圖中，不同的附圖標記可以被用于指示相同或相似的元件。附圖中元件的大小和相對位置不必按比例繪制。例如，各種元件的形狀和角度不一定是按比例繪制的，并且這些元件中的一些可以被放大和被定位以提高繪制清晰度。

圖1是根據各個實施例的包括同步接口的系統的示意圖。

圖2是根據各個實施例的同步接口的示意圖。

圖3是根據各個實施例的同步接口的詳細示意圖。

圖4A和4B是根據各個實施例的同步器的示意圖。

圖5是示出根據各個實施例的同步數據信號的方法的波形。

圖6是根據各個實施例的同步數據信號的方法的流程圖。

具體實施方式

在以下描述中，某些特定細節被闡述以便提供對各種所揭示實施例的透徹理解。然而，相關領域的技術人員將認識到，可以在沒有這些具體細節中的一個或多個細節的情況下或用其它方法、組件、材料等來實踐實施例。在其它實例中，未詳細展示或描述與集成電路裝置相關聯的眾所周知的系統，組件和電路裝置，以避免不必要地模糊對實施例的描述。