[發明專利]一種自帶濾波功能的電流舵DAC結構

在審

• 申請號: 202211049152.1
• 申請日: 2022-08-30
• 公開（公告）號: CN115333536A
• 公開（公告）日: 2022-11-11
• 發明（設計）人: 陳凱讓;王冰;張紅斌;楊加恩;李志貴;諶夏;羅先慧;瞿豪;余志林;孟小力
• 申請（專利權）人: 重慶電子工程職業學院
• 主分類號: H03M1/08
• 分類號: H03M1/08
• 代理公司: 重慶強大凱創專利代理事務所(普通合伙) 50217
• 代理人: 趙玉乾

本發明涉及集成電路技術領域，具體涉及了一種自帶濾波功能的電流舵DAC結構。包括互補電流舵DAC單元和電流模式邏輯單元，所述互補電路舵DAC單元的輸入端與電流模式邏輯單元的輸出端電連接，所述互補電流舵DAC單元用于進行數模轉換，所述電流模式邏輯單元用于對數字碼字進行電平轉換。能夠在不增大電路的設計難度的前提下，有效降低時鐘抖動的影響，提高DAC的線性度。

技術領域

本發明涉及集成電路技術領域，具體涉及了一種自帶濾波功能的電流舵DAC結構。

背景技術

DAC作為數字到模擬的橋梁，完成數字信號到模擬信號的轉換。電流舵型DAC由于其特有架構，往往用于高速應用中，比如通信發射機或者高速高精度DAC中。時鐘抖動(jitter)作為時鐘或周期脈沖信號的固有存在，其能量由抖動的頻率和電平的大小決定，時鐘抖動往往會給系統中帶來高次諧波，影響系統性能。由于DAC的輸入端為數字信號，時鐘抖動對DAC性能的影響尤為明顯。

在以往抑制時鐘抖動的技術中，其核心原理是降低時鐘抖動電平的大小，從而降低時鐘抖動在一定時間內的能量，進而降低時鐘抖動對DAC輸出波形的影響。基于這一原理的有multi-bit DAC技術，這一技術的方法是盡可能的提高DAC的輸入位數，即降低DAC的LSB，這種方法間接提高了DAC前端ADC的輸出位數，增大了前端ADC的設計難度。另一種技術是FIR-DAC，其原理也是提高DAC的輸入位數，單這種方法是對ADC的輸出信號在數字領域進行FIR濾波，從而擴展DAC的輸入位數。這兩種方式均是通過降低時鐘抖動的電平來抑制抖動的影響，并沒有考慮時鐘抖動的頻率。

發明內容

本發明所解決的技術問題在于提供一種自帶濾波功能的電流舵DAC結構，能夠在不增大電路的設計難度的前提下，有效降低時鐘抖動的影響，提高DAC的線性度。

本發明提供的基礎方案：一種自帶濾波功能的電流舵DAC結構，包括互補電流舵DAC單元和電流模式邏輯單元，所述互補電路舵DAC單元的輸入端與電流模式邏輯單元的輸出端電連接，所述互補電流舵DAC單元用于進行數模轉換，所述電流模式邏輯單元用于對數字碼字進行電平轉換。

本發明的原理及優點在于：通過電流模型邏輯(CML)單元電路，對輸入的數字碼字號進行電平轉換，將輸出的低電平提高，能夠有效降低時鐘抖動的能量，從而能夠提高DAC線性度。

進一步，還包括低通濾波單元，所述低通濾波單元用于對數字碼字進行濾波。

通過對數字碼字進行電平，降低時鐘抖動能量之后，再通過低通濾波單元對電平轉換后的數字碼字進行濾波，進一步過濾掉高頻雜波，最后將優化后的數字碼字送入互補電流舵DAC單元進行數模轉換。

進一步，所述互補電流舵DAC單元包括MOS管MO、M1、M2、M3、M4；

所述電流模式邏輯單元包括MOS管M5、M6以及電阻R1、R2，并與互補電流舵DAC單元共用M0；

M0的漏極分別于M1和M2的源極連接，M1的漏極與M3的漏極連接，M2的漏極與M4的漏極連接；

M0的漏極還分別于M5、M6的源極連接，M5的漏極與M1的柵極連接，R1的一端連接在M5和M1之間，M6的漏極與M2的柵極連接，R2的一端連接在M6和M2之間，數字碼字從M5和M6的柵極輸入。

通過包括M5、M6、R1、R2的電流模式邏輯單元，數字碼字D和D_B分別從M5和M6的柵極輸入，并通過合理選擇電阻R的大小，配合晶體管M1和M2，便可使時鐘抖動的能量減少近一半，從而有效提高DAC的性能，提高DAC線性度。

進一步，所述低通濾波單元包括C1、C2，并與電流模式邏輯單元共用R1、R2，C1與R1并聯，一端連接在M5和M1之間，C2與R2并聯，一端連接在M6和M2之間。