[發明專利]一種連續時間sigma-delta調制器結構

在審

• 申請號: 202211046832.8
• 申請日: 2022-08-30
• 公開（公告）號: CN115378436A
• 公開（公告）日: 2022-11-22
• 發明（設計）人: 王冰;陳凱讓;張紅斌
• 申請（專利權）人: 重慶電子工程職業學院
• 主分類號: H03M3/00
• 分類號: H03M3/00
• 代理公司: 重慶強大凱創專利代理事務所(普通合伙) 50217
• 代理人: 趙玉乾

本發明涉及集成電路技術領域，具體涉及了一種連續時間sigma?delta調制器結構。包括積分單元、ADC單元、譯碼單元以及低通濾波電流舵DAC陣列單元，所述積分單元的輸出端與ADC單元的輸入端電連接，ADC單元的輸出端與譯碼單元的輸入端電連接，所述譯碼單元的輸出端與低通濾波電流舵DAC陣列單元的輸入端電連接，所述低通濾波電流舵DAC陣列單元的輸出端與積分單元的輸入端電連接；所述積分單元用于對輸入信號的量化噪聲進行積分濾波，所述ADC單元用于對輸入信號進行量化，譯碼單元用于對輸入信號進行譯碼，所述低通濾波電流舵DAC陣列單元的用于對輸入信號進行電平轉換以及濾波。能夠不增大調制器電路設計難度的前提下，提高調制器性能。

技術領域

本發明涉及集成電路技術領域，具體涉及了一種連續時間sigma-delta調制器結構。

背景技術

連續時間sigma-delta調制器不僅具有模數轉換功能，同時還具有濾波功能，即在完成數據轉換的同時自動完成信號的濾波，由于其特殊性，該類調制器被廣泛應用于全集成接收機芯片的設計中。由于該類調制器的濾波效果是通過反饋環路DAC和積分電路共同作用產生的，因此反饋環路中DAC和積分電路的性能會影響整個調制器的性能。

在調制器中，反饋DAC的作用是恢復量化后的信號，完成數字信號到模擬信號的轉換，而在通信接收機應用中時鐘的頻率往往很高，高達數吉赫茲，時鐘抖動(jitter)的影響會非常大，而DAC的輸入端為與時鐘同頻率的數字信號，因此時鐘抖動對DAC性能的影響尤為明顯。

現有的調制器中，為了抑制時鐘抖動，通常采用提高量化器的位數或者采用FIR-DAC兩種方法，這兩種方法的核心原理是提高DAC的位數，降低時鐘抖動的電平大小，從而降低時鐘抖動在一定時間內的能量，進而降低時鐘抖動對DAC輸出波形的影響，然而提高DAC的位數會間接增大前級量化器的設計難度。

發明內容

本發明所解決的技術問題在于提供一種連續時間sigma-delta調制器結構，能夠在不增大調制器電路設計難度的前提下，提高調制器性能。

本發明提供的基礎方案：一種連續時間sigma-delta調制器結構，包括積分單元、ADC單元、譯碼單元以及低通濾波電流舵DAC陣列單元，所述積分單元的輸出端與ADC單元的輸入端電連接，ADC單元的輸出端與譯碼單元的輸入端電連接，所述譯碼單元的輸出端與低通濾波電流舵DAC陣列單元的輸入端電連接，所述低通濾波電流舵DAC陣列單元的輸出端與積分單元的輸入端電連接；

所述積分單元用于對輸入信號的量化噪聲進行積分濾波，所述ADC單元用于對輸入信號進行量化，譯碼單元用于對輸入信號進行譯碼，所述低通濾波電流舵DAC陣列單元的用于對輸入信號進行電平轉換以及濾波。

本發明的原理及優點在于：通過積分單元對輸入信號的量化噪聲進行積分濾波，積分單元的輸出作為ADC單元的輸入，ADC單元對積分后的輸入信號進行量化，ADC單元的輸出作為譯碼單元的輸入，譯碼單元對輸入信號進行進制轉換，通過譯碼單元在輸出端口產生一進制的輸出碼字，輸出碼字作為低通濾波電流舵DAC陣列單元的輸入信號，連接至相應的端口，通過DAC進行數模轉換，由低通濾波電流舵DAC陣列單元對輸入碼字進行電平轉換和濾波，達到優化數字碼字的目的，從而有效抑制數字碼字中的時鐘抖動，降低時鐘抖動能量。低通濾波電流舵DAC陣列單元相應碼字對應的模擬信號與積分單元的輸入信號產生殘差即量化噪聲，由于時鐘抖動已被消減，因此產生的量化噪聲更加純凈，進而可以提高整個調制器的性能。

進一步，所述積分單元包括電阻R、電容C以及運算放大器OPA，所述電阻R的一端電連接輸入信號，電阻R的另一端電連接運算放大器OPA的輸入端，所述電容C的一端電連接運算放大器OPA的輸入端，電容C的另一端電連接運算放大器OPA的輸出端。

通過電阻R、電容C，運算放大器OPA構成有源RC積分器。