[發(fā)明專利]一種網(wǎng)絡(luò)處理器的微碼高效仿真方法

在審

• 申請?zhí)枺?/td>: 202211040127.7
• 申請日: 2022-08-29
• 公開（公告）號: CN115422050A
• 公開（公告）日: 2022-12-02
• 發(fā)明（設(shè)計）人: 飛曉玲;楊成勇;王萬財
• 申請（專利權(quán)）人: 成都北中網(wǎng)芯科技有限公司
• 主分類號: G06F11/36
• 分類號: G06F11/36
• 代理公司: 中國兵器工業(yè)集團公司專利中心 11011
• 代理人: 劉瑞東

1.一種網(wǎng)絡(luò)處理器的微碼高效仿真方法，其特征在于，該方法包括如下步驟：

S1：仿真人員編譯驗證環(huán)境，包括驗證平臺代碼TB和設(shè)計代碼rtl，生成編譯庫；

S2：仿真人員啟動仿真器執(zhí)行仿真過程；TB通過下發(fā)寄存器配置命令對待測邏輯dut進行寄存器配置，完成rtl的初始化；

S3：TB自動將要送給網(wǎng)絡(luò)處理器進行處理的數(shù)據(jù)報文從文件讀取，添加到TB的發(fā)送隊列，等待從以太網(wǎng)口發(fā)送給dut的以太網(wǎng)報文接收模塊；

S4：TB通過下發(fā)寄存器配置命令的方式分別給多核的網(wǎng)絡(luò)處理器NP加載需要運行的微碼；

S5：TB將S3待發(fā)送的報文從以太網(wǎng)口送給dut的以太網(wǎng)報文接收模塊；

S6：TB將所有本次要處理的數(shù)據(jù)報文全部發(fā)給dut；

S7：dut的以太網(wǎng)報文接收模塊將本次要處理的報文全部送給網(wǎng)絡(luò)處理器進行處理，待處理完畢完成本輪仿真，仿真人員暫停仿真進程；

S80：仿真人員通過檢查仿真運行生成的日志文件和波形文件，判斷仿真結(jié)果否符合設(shè)計要求，決定要不要重新修改網(wǎng)絡(luò)處理器的微碼，要不要修改發(fā)送給dut的數(shù)據(jù)報文；

S81：仿真人員暫時中斷仿真器的仿真過程，但不退出，再根據(jù)S80的結(jié)果，決定修改相應(yīng)的多核網(wǎng)絡(luò)處理器的某個NP核或者多個NP的微碼；

S82：仿真人員查看仿真結(jié)果，決定重新修改發(fā)送給dut的數(shù)據(jù)報文；

S83：仿真人員在微碼的調(diào)試環(huán)境里修改相應(yīng)的多核網(wǎng)絡(luò)處理器的某個NP或者多個NP的微碼，完成編譯之后生成TB能加載的hex文件，并將微碼放入指定路徑；

S84：仿真人員在報文生成環(huán)境里重新構(gòu)造新的數(shù)據(jù)報文，并放在TB能讀取的位置，待TB將新報文讀入TB的發(fā)送隊列；

S85：仿真人員啟動仿真器的仿真進程，并在命令行啟動TB里發(fā)送報文給dut的task，仿真器執(zhí)行完該task的所有內(nèi)容后暫時停止仿真，繼續(xù)等待命令行輸入新的仿真命令；

S86：判斷是否需要重新加載微碼，如果需要，則仿真人員在命令行調(diào)用TB加載微碼的函數(shù)，將對應(yīng)網(wǎng)絡(luò)處理器的微碼加載到網(wǎng)絡(luò)處理器中，仿真器運行該task之后暫時停止仿真，繼續(xù)等待命令行輸入新的仿真命令；

S9：重復(fù)S5～S86多輪迭代之后，仿真人員通過查看仿真結(jié)果滿足設(shè)計要求，則準備結(jié)束仿真；

S10：仿真人員在命令行輸入exit退出本次仿真。

2.如權(quán)利要求1所述的網(wǎng)絡(luò)處理器的微碼高效仿真方法，其特征在于，所述步驟S1中，對設(shè)計代碼進行加密。

3.如權(quán)利要求1所述的網(wǎng)絡(luò)處理器的微碼高效仿真方法，其特征在于，所述步驟S2中，dut為包含一系列rtl代碼模塊的邏輯。

4.如權(quán)利要求1所述的網(wǎng)絡(luò)處理器的微碼高效仿真方法，其特征在于，所述步驟S2中，dut為包含多核網(wǎng)絡(luò)處理器NP和其它配合處理器工作的一系列的邏輯代碼。

5.如權(quán)利要求1所述的網(wǎng)絡(luò)處理器的微碼高效仿真方法，其特征在于，所述步驟S81中，仿真人員在仿真界面里輸入CTRL+C暫時中斷仿真器的仿真過程。

6.如權(quán)利要求1所述的網(wǎng)絡(luò)處理器的微碼高效仿真方法，其特征在于，所述步驟S86中，如果不需要，則在新的報文添加在發(fā)送隊列之后直接啟動S5步驟開始數(shù)據(jù)報文的發(fā)送和處理。

7.如權(quán)利要求1-6任一項所述的網(wǎng)絡(luò)處理器的微碼高效仿真方法，其特征在于，所述步驟S80中，將網(wǎng)絡(luò)處理器內(nèi)部模塊的關(guān)鍵信號抽取出來，并將這些信號在TB中采用一定的邏輯處理之后生成新的信號放入interface中，微碼仿真人員通過波形查看interface的信號的方式檢查仿真運行的結(jié)果。

8.如權(quán)利要求7所述的網(wǎng)絡(luò)處理器的微碼高效仿真方法，其特征在于，所述步驟S85中，仿真器的仿真環(huán)境包括由systemverilog編寫的sv函數(shù)和仿真過程中命令行的tcl調(diào)用。