[發明專利]一種SONOS柵端控制電壓產生電路

在審

• 申請號: 202211032682.5
• 申請日: 2022-08-26
• 公開（公告）號: CN115357079A
• 公開（公告）日: 2022-11-18
• 發明（設計）人: 傅俊亮
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 王關根

本發明提供一種SONOS柵端控制電壓產生電路，包括：三個電阻、一PMOS晶體管和九個NMOS晶體管；P0的源極接地GND，漏極與N0的漏極相連接，柵極輸入信號PRGB_CTRLU；R2、R1、R0串聯連接在VREF與VNEG之間；N0的柵極連接在電阻R2和R1之間，接分壓電壓VNG，源極輸出SONOS柵端控制電壓VNEGU；N8與N2串聯，N8的漏極與N0的源極相連接，柵極輸入信號PRG_PGB_B；N1、N2、N3、N4、N5的源極與VNEG端相連接；N2、N4、N1組成鏡像結構，三者共柵共源，N1的漏極連接N2的柵極；N7、N6和N4依次串聯連接，N7的漏極與N0的源極相連接，柵極輸入信號PRG_PGB；N6的漏極與柵極短接；N5的漏極與N0的源極相連接，柵極輸入信號PRGB_HV；N1和N3的漏極經電流源接電源信號VDDI，柵極輸入信號PEBCTRL。本發明能夠有效減小VNEGU的電壓跳變。

技術領域

本發明涉及電子技術領域，具體涉及一種SONOS柵端控制電壓產生電路。

背景技術

NVM(非易失性存儲器)FLASH(閃存)在高壓編程操作時，會對不操作行有一種擦除類型的干擾，這種干擾現象會影響FLASH的可靠性。

為提升FLASH的可靠性，在高壓編程操作時，需要將非選中行單元的WLS(柵端)端電位，由VNEG(負高壓)升高到VNEGU，該VNEGU是高于VNEG的負高壓，以降低非選中單元(cell)柵端與漏端的電壓差，從而減輕干擾。同時，VNEGU不能降太多，防止VNEG和VNEGU的壓差，造成該非選中行單元的寫干擾(program disturb)。

現有的VNEGU電壓產生電路(即現有的SONOS柵端控制電壓產生電路)，如圖1所示，在非編程狀態時，信號PE_PRG_PG_B＝VDDI，PMOS晶體管P0關閉，NMOS晶體管N3開啟，VNEGU＝VNEG。在進入編程狀態時，PE＝1，PUMP啟動，但是VNEG電壓未到-4.3V，也即，VNEG未建立好，PUMPGOOD＝0，PEBCTRL＝VNEG，PE_PRG_PG_B＝VDDI，VNEGU＝VNEG，直到-4.3V；PE＝1，VNEGU＝VNEG＝-4.3V，VNEG電壓建立好，PUMPGOOD＝1，使得PE_PRG_PG_B＝VNEG，PMOS晶體管P0開啟，NMOS晶體管N3關閉。VNEGU的電位由PMOS晶體管P0，NMOS晶體管N0，NMOS晶體管N2支路確定。NMOS晶體管N2的下拉電流由NMOS晶體管N1鏡像而來。VNG電位從VNEG反饋控制的電阻支路中抽取而來，可以做調整，它決定了VNEGU的電壓。如圖3中第一欄所示的仿真結果圖，VNEGU從-4.3V跳變到-3.0V，跳變幅度較大，而且VNEGU跟VNEG會有較大的耦合電容，可能觸發一些未知的問題，如寫干擾等。

發明內容

為了解決上述現有技術存在的問題，本發明提供一種SONOS柵端控制電壓產生電路，用以解決非選中行單元編程操作時VNEGU電壓跳變大的問題。

本發明提供一種SONOS柵端控制電壓產生電路，包括：電阻R2、R1、R0，一PMOS晶體管P0以及NMOS晶體管N0、N1、N2、N3、N4、N5、N6、N7、N8；

P0的源極接地GND，漏極與N0的漏極相連接，柵極輸入信號PRGB_CTRLU；

R2、R1、R0串聯連接在基準電壓VREF與負高壓VNEG之間；N0的柵極連接在電阻R2和R1之間，N0的柵極輸入分壓電壓VNG，N0的源極輸出SONOS柵端控制電壓VNEGU，該VNEGU是高于VNEG的負高壓；

N8與N2串聯，N8的漏極與N0的源極相連接，柵極輸入信號PRG_PGB_B；

N1、N2、N3、N4、N5的源極與負高壓VNEG端相連接；N2、N4、N1組成鏡像結構，三者共柵共源，N1的漏極連接N2的柵極；

N7、N6和N4依次串聯連接，N7的漏極與N0的源極相連接，柵極輸入信號PRG_PGB；N6的漏極與柵極短接；