[發(fā)明專利]宏單元布局方法、系統(tǒng)、設備及存儲介質(zhì)

在審

• 申請?zhí)枺?/td>: 202211026809.2
• 申請日: 2022-08-25
• 公開（公告）號: CN115392179A
• 公開（公告）日: 2022-11-25
• 發(fā)明（設計）人: 林茂;蔣濤;王長龍;夏煒
• 申請（專利權）人: 深圳市紫光同創(chuàng)電子有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F30/398;G06F8/71;G06F9/50
• 代理公司: 深圳國新南方知識產(chǎn)權代理有限公司 44374
• 代理人: 張亞娟

本發(fā)明公開了一種宏單元布局方法，所述方法包括：獲取用戶網(wǎng)表中的設計模塊信息，所述設計模塊信息包括若干個宏單元；將若干個所述宏單元壓縮到預設大小，對同模塊宏單元進行打包，生成打包單元；對生成的若干個打包單元分配模塊區(qū)域；按照分配結果將若干個打包單元布局到對應的模塊區(qū)域；其中，所述設計模塊信息包括由若干個宏單元層次構成的模塊設計樹狀圖，所述同模塊宏單元包括在所述模塊樹狀圖中，屬于同一個節(jié)點下的若干個宏單元。本發(fā)明能夠基于設計模塊信息將同模塊宏單元布局在鄰近的位置，進而控制同模塊其他邏輯的擴散范圍，使其他邏輯布局在相近的位置，實現(xiàn)了對宏單元的合理布局，為后面其它邏輯的布局提供指導性的作用。

技術領域

本發(fā)明屬于集成電路設計技術領域，具體涉及一種宏單元布局方法、系統(tǒng)、設備及存儲介質(zhì)。

背景技術

在現(xiàn)代數(shù)字電路設計中，電路設計過程越來越復雜，由于FPGA芯片具有可編程的功能，因此簡化了數(shù)字電路設計的過程，F(xiàn)PGA資源有很多種，比如CLM、DRM、APM、IO以及各種時鐘資源等，這些資源具有不同的特性，一般會在布局的不同階段進行放置。

Macro設計單元即宏單元，在芯片中屬于大邏輯，數(shù)量較少，但是對其他邏輯的影響更大，而對于宏單元這種大邏輯來說，它在芯片上的分布位置并不均勻，全局布局計算得到宏單元初始坐標會和最后布局的坐標產(chǎn)生一定的偏差，導致同模塊宏單元相距較遠，進一步影響布局效果和布線速度，因此如何對宏單元進行合理布局，是一個亟待解決的問題。

發(fā)明內(nèi)容

本發(fā)明提供了一種宏單元布局方法，用以解決如何對宏單元進行合理布局的問題，所述方法包括：

獲取用戶網(wǎng)表中的設計模塊信息，所述設計模塊信息包括若干個宏單元；

將若干個所述宏單元壓縮到預設大小，對同模塊宏單元進行打包，生成打包單元；

對生成的若干個打包單元分配模塊區(qū)域；

按照分配結果將若干個打包單元布局到對應的模塊區(qū)域。

進一步地，所述設計模塊信息包括由若干個宏單元層次構成的模塊設計樹狀圖。

進一步地，所述同模塊宏單元包括在所述模塊樹狀圖中，屬于同一個節(jié)點下的若干個宏單元。

進一步地，所述生成打包單元后，還包括：

對同模塊宏單元進行打分，根據(jù)打分結果判斷各打包單元的優(yōu)先級，按照優(yōu)先順序?qū)ι傻拇虬鼏卧M行布局。

進一步地，所述打分過程中應用到的公式為：

score(i,j)＝α×score_module+β×score_size+γ×score_connection

其中，α+β+γ＝1,0≤α,β,γ≤1；

α、β和γ為用于限制score_module、score_size和score_connection權重的常數(shù)，i和j表示進行打分的同模塊宏單元；

score_module表示同模塊宏單元在模塊設計樹狀圖所屬的模塊深度；

score_size表示打包后生成的打包單元的大小；

score_connection表示同模塊宏單元間的連接程度。

進一步地，所述按照分配結果將若干個打包單元布局到對應的模塊區(qū)域，包括：

按照分配結果及打分結果，將一個打包單元完整布局后，再將下一個待布局的打包單元布局到對應的模塊區(qū)域。