[發(fā)明專利]應(yīng)用于降壓型DC-DC轉(zhuǎn)換器的基準(zhǔn)補(bǔ)償電路

在審

• 申請(qǐng)?zhí)枺?/td>: 202211022256.3
• 申請(qǐng)日: 2022-08-25
• 公開（公告）號(hào): CN115313806A
• 公開（公告）日: 2022-11-08
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請(qǐng)（專利權(quán)）人: 西安水木芯邦半導(dǎo)體設(shè)計(jì)有限公司
• 主分類號(hào): H02M1/00
• 分類號(hào): H02M1/00;H02M3/157;H02M3/158
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種應(yīng)用于降壓型DC-DC轉(zhuǎn)換器的基準(zhǔn)補(bǔ)償電路，其特征在于：它包括電感電流峰峰值采樣模塊和基準(zhǔn)電壓補(bǔ)償模塊；

所述電感電流峰峰值采樣模塊通過對(duì)開關(guān)節(jié)點(diǎn)SW的電壓V_SW進(jìn)行檢測，將包含電感電流峰峰值信息的電壓信號(hào)V_A和V_B輸出至基準(zhǔn)電壓補(bǔ)償模塊；

所述基準(zhǔn)電壓補(bǔ)償模塊會(huì)根據(jù)電壓信號(hào)V_A和V_B的值將基準(zhǔn)電壓V_REF調(diào)制為電壓信號(hào)V_REFCOMP；最終用該基準(zhǔn)電壓補(bǔ)償信號(hào)V_REFCOMP代替基準(zhǔn)電壓V_REF在比較器中與輸出反饋電壓V_FB進(jìn)行比較；在使用等效串聯(lián)電阻小的輸出電容時(shí)反饋電壓V_FB也可以和基準(zhǔn)電壓補(bǔ)償信號(hào)V_REFCOMP穩(wěn)定地比較，保持系統(tǒng)的穩(wěn)定性。

2.根據(jù)權(quán)利要求1所述的應(yīng)用于降壓型DC-DC轉(zhuǎn)換器的基準(zhǔn)補(bǔ)償電路，其特征在于電感電流峰峰值采樣模塊，包括10個(gè)PMOS管M1～M10、6個(gè)NMOS管M11～M16、2個(gè)傳輸門TG1～TG2、1個(gè)電阻R1以及2個(gè)電容C1～C2；

所述第一PMOS管M1～第三PMOS管M3和第六PMOS管M6～第八PMOS管M8共同構(gòu)成共源共柵電流鏡；所述第一PMOS管M1～第三PMOS管M3的柵極相連并連接至第一PMOS管M1的漏極，其源極共同連接至電源電壓VCC，第一PMOS管M1的漏極連接第六PMOS管M6的源極，第二PMOS管M2的漏極連接第七PMOS管M7的源極，第三PMOS管M3的漏極連接第八PMOS管M8的源極；所述第六PMOS管M6～第八PMOS管M8的柵極相連并連接至第六PMOS管M6的漏極，第六PMOS管M6的漏極連接偏置電流源IB1，第七PMOS管M7的漏極連接第一NMOS管M11的漏極，第八PMOS管M8的漏極連接第二NMOS管M12的漏極；

所述第一NMOS管M11和第二NMOS管M12柵極相連并連接至第二NMOS管M12的漏極，第一NMOS管M11的源極連接第四NMOS管M14的漏極，第二NMOS管M12的源極連接第五NMOS管M15的漏極；所述第四NMOS管M14和第五NMOS管M15柵極共同連接電源電壓VCC，第四NMOS管M14的源極接到采樣地信號(hào)CSGND，第五NMOS管M15的源極接到開關(guān)節(jié)點(diǎn)采樣信號(hào)V_SW；

所述第四PMOS管M4、第五PMOS管M5、第九PMOS管M9和第十PMOS管M10共同構(gòu)成共源共柵電流鏡；所述第四PMOS管M4和第五PMOS管M5的柵極相連并連接至第四PMOS管M4的漏極，其源極共同連接至電源電壓VCC，第四PMOS管M4的漏極連接第九PMOS管M9的源極，第五PMOS管M5的漏極連接第十PMOS管M10的源極；所述第九PMOS管M9和第十PMOS管M10的柵極相連并連接至第九PMOS管M9的漏極，第九PMOS管M9的漏極連接第三NMOS管M13的漏極；第十PMOS管M10的漏極通過電阻R1到地；

所述第三NMOS管M13柵極連接第七PMOS管M7的漏極，其源極連接第二NMOS管M12的源極；

所述第六NMOS管M16的源極連接到地，柵極連接控制信號(hào)SH，漏極連接第十PMOS管M10的漏極；

所述第一傳輸門TG1跨接于第十PMOS管M10的漏極與輸出端V_A之間；

所述第二傳輸門TG2跨接于輸出端V_A與輸出端V_B之間；

所述第一電容C1跨接于輸出端V_A與地之間；

所述第一電容C2跨接于輸出端V_B與地之間。

3.根據(jù)權(quán)利要求1所述的應(yīng)用于降壓型DC-DC轉(zhuǎn)換器的基準(zhǔn)補(bǔ)償電路，其特征在于基準(zhǔn)電壓補(bǔ)償模塊，包括16個(gè)PMOS管M1～M16、8個(gè)NMOS管M21～M28以及1個(gè)電阻R2；

所述第一PMOS管M1～第六PMOS管M6共同構(gòu)成共源共柵電流鏡；所述第一PMOS管M1～第三PMOS管M3的柵極相連并連接至第一PMOS管M1的漏極，其源極共同連接至電源電壓VCC，第一PMOS管M1的漏極連接第四PMOS管M4的源極，第二PMOS管M2的漏極連接第五PMOS管M5的源極，第三PMOS管M3的漏極連接第六PMOS管M6的源極；所述第四PMOS管M4～第六PMOS管M6的柵極相連并連接至第四PMOS管M4的漏極，第四PMOS管M4的漏極連接偏置電流源IB2，第五PMOS管M5的漏極連接第一NMOS管M21的漏極；

所述第七PMOS管M7和第八PMOS管M8源極相連構(gòu)成差分輸入端，其源極相連并連接第六PMOS管M6的漏極；第七PMOS管M7的柵極連接包含電感電流峰峰值信息的電壓信號(hào)V_A，漏極連接第五NMOS管M25的漏極；第八PMOS管M8的柵極連接包含電感電流峰峰值信息的電壓信號(hào)V_B，漏極連接第六NMOS管M26的漏極；

所述第九PMOS管M9～第十二PMOS管M12共同構(gòu)成共源共柵電流鏡；所述第九PMOS管M9與第十PMOS管M10的柵極相連并連接至第九PMOS管M9的漏極，其源極共同連接至電源電壓VCC，第九PMOS管M9的漏極連接第十一PMOS管M11的源極，第十PMOS管M10的漏極連接第十二PMOS管M12的源極；所述第十一PMOS管M11與第十二PMOS管M12的柵極相連并連接至第十一PMOS管M11的漏極，第十一PMOS管M11的漏極連接第二NMOS管M22的漏極，第十二PMOS管M5的漏極連接第三NMOS管M23的漏極；

所述第一NMOS管M21～第六NMOS管M26共同構(gòu)成共源共柵電流鏡；所述第一NMOS管M21～第三NMOS管M23的柵極相連并連接至第一NMOS管M21的漏極，第一NMOS管M1的源極連接第四NMOS管M24的漏極，第二NMOS管M22的漏極連接第五NMOS管M25的漏極，第三NMOS管M23的源極連接第六NMOS管M26的漏極；所述第四NMOS管M24～第六NMOS管M26的柵極相連并連接至第四NMOS管M24的漏極，其源極共同連接至GND；

所述第十三PMOS管M13～第十六PMOS管M16共同構(gòu)成共源共柵電流鏡；所述第十三PMOS管M13與第十四PMOS管M14的柵極相連并連接至第十三PMOS管M13的漏極，其源極共同連接至電源電壓VCC，十三PMOS管M13的漏極連接第十五PMOS管M15的源極，第十四PMOS管M14的漏極連接第十六PMOS管M16的源極；所述第十五PMOS管M15與第十六PMOS管M16的柵極相連并連接至第十五PMOS管M15的漏極和第十二PMOS管M12的漏極；所述第十六PMOS管M16的漏極連接第七NMOS管M27的漏極；

所述第七NMOS管M27與第八NMOS管M28的柵極相連并連接至第七NMOS管M27的漏極，其源極共同連接至GND，第八NMOS管M28的漏極通過電阻R2連接至基準(zhǔn)電壓V_REF；第八NMOS管M28的漏極輸出基準(zhǔn)電壓補(bǔ)償信號(hào)V_REFCOMP。