[發明專利]半導體結構及形成半導體結構的方法

在審

• 申請號: 202211020661.1
• 申請日: 2022-08-24
• 公開（公告）號: CN115346863A
• 公開（公告）日: 2022-11-15
• 發明（設計）人: 孫雨萌
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 王花麗;王黎延

本公開實施例提供一種半導體結構及形成半導體結構的方法，其中，所述方法包括：提供基底，所述基底至少包括襯底、覆蓋所述襯底的頂表面的第一柵氧化層、位于部分所述第一柵氧化層的表面的柵極結構和位于所述柵極結構兩側的第一側墻；刻蝕所述第一柵氧化層和所述襯底，形成階梯狀的襯底和具有第一預設寬度的柵氧化層；其中，所述第一預設寬度為所述柵極結構與所述第一側墻在第一方向的尺寸之和；所述柵氧化層位于所述階梯狀的襯底的臺階上。

技術領域

本公開涉及半導體技術領域，涉及但不限于半導體結構及形成半導體結構的方法。

背景技術

隨著小型化系統集成度的提高，金屬氧化物半導體(Metal OxideSemiconductor，MOS)器件尺寸急劇減小，器件的高集成度和超薄的柵極氧化層使得器件能夠提供更好的性能，但由于器件溝道的縮短和柵極氧化層的變薄，制造的MOS器件將會帶來一系列可靠性的問題。

當載流子從外界獲得了很大能量時即可成為熱載流子，如強電場作用下，載流子沿著電場方向不斷加速即可獲得很大的動能。當熱載流子獲得超過勢壘的動能后，便會注入到二氧化硅中，當能量繼續增加便會打斷共價鍵而產生界面缺陷，就是熱載流子注入(Hot Carrier Injection，HCI)效應。熱載流子會造成硅襯底與二氧化硅柵氧界面處能鍵的斷裂，在硅襯底與二氧化硅柵氧界面處產生界面態，從而影響器件性能，如閾值電壓、飽和電流等，并產生長期的可靠性問題。

發明內容

本公開實施例提供一種半導體結構及形成半導體結構的方法。

一方面，本公開實施例提供一種形成半導體結構的方法，所述方法包括：提供基底，所述基底至少包括襯底、覆蓋所述襯底的頂表面的第一柵氧化層、位于部分所述第一柵氧化層的表面的柵極結構和位于所述柵極結構兩側的第一側墻；刻蝕所述第一柵氧化層和所述襯底，形成階梯狀的襯底和具有第一預設寬度的柵氧化層；其中，所述第一預設寬度為所述柵極結構與所述第一側墻在第一方向的尺寸之和；所述柵氧化層位于所述階梯狀的襯底的臺階上。

在一些實施例中，所述階梯狀的襯底包括第一臺階；刻蝕所述第一柵氧化層和所述襯底，形成階梯狀的襯底和具有第一預設寬度的柵氧化層，包括：刻蝕所述第一柵氧化層，形成在所述第一方向上具有第二預設寬度的第二柵氧化層；所述第二預設寬度大于所述第一預設寬度；以所述第二柵氧化層為掩膜，刻蝕第一預設深度的所述襯底，形成位于所述第二柵氧化層兩側的第一凹槽；以所述第一側墻為掩膜，刻蝕所述第二柵氧化層，形成所述柵氧化層和第一臺階。

在一些實施例中，在形成所述第一臺階之后，所述方法還包括：在所述第一臺階的側表面和底緣上形成具有第三預設寬度的初始第二側墻，所述第三預設寬度為所述初始第二側墻在所述第一方向上的尺寸。

在一些實施例中，所述階梯狀的襯底還包括位于所述第一臺階下的第二臺階；刻蝕所述第一柵氧化層和所述襯底，形成階梯狀的襯底和具有第一預設寬度的柵氧化層，還包括：刻蝕所述初始第二側墻和包括所述第一臺階的襯底，形成所述第二臺階和在所述第一方向上具有第四預設寬度的第二側墻；其中，所述第四預設寬度為所述第二側墻在所述第一方向上的尺寸，所述第四預設寬度小于所述第三預設寬度。

在一些實施例中，所述方法還包括：刻蝕所述初始第二側墻和包括所述第一臺階的襯底，形成所述第二臺階和在所述第一方向上具有第四預設寬度的第二側墻，包括：以所述初始第二側墻為掩膜，刻蝕第二預設深度的包括所述第一臺階的襯底，形成位于所述初始第二側墻兩側的第二凹槽；刻蝕所述初始第二側墻，形成所述第二臺階和所述第二側墻。

在一些實施例中，在形成所述初始第二側墻之前，所述方法還包括：按預設選擇刻蝕比刻蝕所述第一臺階，使所述第一臺階的側表面為圓弧狀；和/或，所述方法還包括：按預設選擇刻蝕比刻蝕所述第二臺階，使所述第二臺階的側表面為圓弧狀。