[發明專利]靜態隨機存取存儲器電路及電子產品

在審

• 申請號: 202210971682.5
• 申請日: 2022-08-12
• 公開（公告）號: CN115346575A
• 公開（公告）日: 2022-11-15
• 發明（設計）人: 程仁豪
• 申請（專利權）人: 紹興中芯集成電路制造股份有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供了一種靜態隨機存取存儲器電路及電子產品，該靜態隨機存取存儲器電路包括存儲陣列、源偏置電路和控制電路，該控制電路將源偏置電路輸出的源偏置電壓和一參考電壓進行對比，并根據對比結果輸出反饋信號來控制源偏置電路輸出的源偏置電壓，由此自適應調整源偏置電路提供給存儲陣列的源偏置電壓，邏輯簡單，靈敏度高，通用性強，電路面積增加少。

技術領域

本發明涉及低功耗控制技術領域，特別涉及一種靜態隨機存取存儲器電路及電子產品。

背景技術

靜態功耗即電源和地導通時所消耗的功耗，當電路沒有工作時，漏電流將會流過電路，因此靜態功耗也可以指漏電流功耗。

在可穿戴設備/車載芯片等需要控制功耗的應用方向上，靜態隨機存取存儲器(Static Random-Access Memory，SRAM)的靜態功耗一直是不可忽視的一部分。由于SRAM存儲原理的特殊性，不能通過切斷供電來降低靜態功耗，因此在低功耗SRAM設計中，通常會選擇引入睡眠模式(sleep mode)與源偏置(source bias)機制，并通過存儲陣列(array)部分降壓來實現靜態功耗降低。

然而，目前在SRAM的工作電壓(1V～2V)范圍下，沒有較好的自適應源偏置方案，來用于SRAM靜態功耗的降低。

發明內容

本發明的目的在于提供一種靜態隨機存取存儲器電路及電子產品，電路簡單，可實現自適應調節，靈敏度高。

為實現上述目的，本發明提供一種靜態隨機存取存儲器電路，其包括：

存儲陣列，用于存儲數據；

源偏置電路，耦接所述存儲陣列，用于向所述存儲陣列提供源偏置電壓；

控制電路，耦接所述源偏置電路，用于將所述源偏置電路輸出的源偏置電壓和一參考電壓進行對比，并根據對比結果輸出反饋信號來控制所述源偏置電路輸出的源偏置電壓。

可選的，所述控制電路包括靈敏放大器。

可選的，所述靈敏放大器包括：

第一開關單元，用于在一控制信號的控制下導通，以接入所述源偏置電壓；

第二開關單元，用于在所述控制信號的控制下導通，以接入所述參考電壓；

耦合反相單元，耦接所述第一開關單元和所述第二開關單元，用于比較所述源偏置電壓和所述參考電壓；

輸出單元，耦接所述耦合反相單元，用于根據所述耦合反相單元的比較結果輸出所述反饋信號。

可選的，所述第一開關單元包括第一MOS管，所述第二開關單元包括第二MOS管；所述第一MOS管和所述第二MOS管的柵極均接入所述控制信號，所述第一MOS管的源極接入所述源偏置電壓，所述第二MOS管的源極接入所述參考電壓；所述第一MOS管的漏極與所述耦合反相單元的第一端口、所述輸出單元的一端耦接，所述第二MOS管的漏極與所述耦合反相單元的第二端口、所述輸出單元的另一端耦接。

可選的，所述耦合反相單元包括第三至第六MOS管，第三MOS管的源極和第四MOS管的源極均接入用于給所述控制電路供電的第一電源電壓，第五MOS管的源極和第六MOS管的源極耦接，第三MOS管的漏極和第五MOS管的漏極耦接并作為所述耦合反相單元的第一端口，所述第四MOS管的漏極和所述第六MOS管的漏極耦接并作為所述耦合反相單元的第二端口，所述第三MOS管的柵極和所述第五MOS管的柵極耦接并耦接至所述第二端口，所述第四MOS管的柵極和所述第六MOS管的柵極耦接并耦接至所述第一端口。