[發明專利]三維存儲器裝置中的數據線

在審

• 申請號: 202210965780.8
• 申請日: 2022-08-12
• 公開（公告）號: CN115915764A
• 公開（公告）日: 2023-04-04
• 發明（設計）人: 胡怡
• 申請（專利權）人: 美光科技公司
• 主分類號: H10B41/35
• 分類號: H10B41/35;H10B41/27;H10B43/35;H10B43/27;G11C16/04
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本公開涉及三維存儲器裝置中的數據線。各種應用可包含具有存儲器裝置的設備，所述存儲器裝置具有用于所述存儲器裝置的存儲器胞元的垂直串陣列及耦合到所述垂直串的數據線，其中所述數據線已通過金屬襯層沉積過程形成。在所述金屬襯層沉積中，可在圖案化電介質區上形成金屬。所述金屬襯層沉積過程允許通過選擇用于形成金屬襯層的所述電介質區的厚度來很好地控制所述數據線的高度的構造。金屬襯層沉積的使用提供一種受控機制以通過能夠在形成所述數據線時選擇襯層厚度來減小數據線電容。所述電介質區與所述金屬襯層沉積的使用可允許制造所述數據線以避免雙節距或四節距過程。

技術領域

本公開的實施例大體上涉及存儲器系統，且更具體來說，涉及存儲器裝置及其形成。

背景技術

存儲器裝置通常提供為計算機或其它電子裝置中的內部半導體集成電路。存在許多不同類型的存儲器，包含易失性及非易失性存儲器。易失性存儲器需要電力來維持其數據且包含隨機存取存儲器(RAM)、動態隨機存取存儲器(DRAM)或同步動態隨機存取存儲器(SDRAM)等。非易失性存儲器可在未供電時保存所存儲數據且包含快閃存儲器、只讀存儲器(ROM)、電可擦除可編程ROM(EEPROM)、靜態RAM(SRAM)、可擦除可編程ROM(EPROM)、電阻可變存儲器(例如相變隨機存取存儲器(PCRAM)、電阻式隨機存取存儲器(RRAM)、磁阻式隨機存取存儲器(MRAM))或三維(3D)XPoint^TM存儲器等。

快閃存儲器用作各種電子應用的非易失性存儲器。快閃存儲器裝置通常包含允許高存儲器密度、高可靠性及低功耗的一或多個群組的單晶體管、浮動柵極或電荷俘獲存儲器胞元。兩種常見類型的快閃存儲器陣列架構包含以布置每一者的基本存儲器胞元配置的邏輯形式命名的NAND及NOR架構。存儲器陣列的存儲器胞元通常布置成矩陣。在實例中，陣列的行中的每一浮動柵極存儲器胞元的柵極耦合到存取線(例如字線)。在NOR架構中，陣列的列中的每一存儲器胞元的漏極耦合到數據線(例如位線)。在NAND架構中，陣列的串中的每一存儲器胞元的漏極一起源極到漏極串聯耦合于源極線與數據線之間。

發明內容

一方面，本公開提供一種形成存儲器裝置的方法，所述方法包括：跨所述存儲器裝置的存儲器胞元的垂直串陣列的觸點及在所述觸點上形成電介質層，使得所述電介質層中的開口至少部分暴露所述陣列的選定相鄰垂直串的觸點；在所述電介質層上形成導電材料，包含在界定所述開口的垂直壁上及在所述開口中所述選定相鄰垂直串的所述部分暴露觸點之間的暴露區上；從所述電介質層的頂部及從所述開口中所述選定相鄰垂直串的所述觸點之間的所述先前暴露區之上移除所述導電材料以使所述導電材料的部分留在所述垂直壁上；及通過處理所述垂直壁上所述導電材料的所述部分來形成用于存儲器胞元的所述垂直串陣列的數據線。

另一方面，本公開進一步提供一種形成存儲器裝置的方法，所述方法包括：形成用于所述存儲器裝置的存儲器胞元的垂直串陣列及安置于每一垂直串之上的接觸區，每一垂直串及相關聯接觸區通過一或多個電絕緣區與其它垂直串及相關聯接觸區分離；在所述接觸區的頂部上及在所述一或多個電絕緣區的頂部上形成第一氧化物；以由相鄰接觸區的間距界定的節距在所述第一氧化物中圖案化開口；在所述開口中形成金屬襯層，包含在所述開口的垂直壁上；移除所述金屬襯層的部分以使所述金屬襯層的垂直部分留在所述開口的所述垂直壁上；在所述開口中、在所述金屬襯層的所述垂直部分上及在所述第一氧化物上形成第二氧化物，其中所述第二氧化物形成到在所述金屬襯層的所述垂直部分之上的水平；及對所述第二氧化物執行化學機械平坦化以暴露所述金屬襯層的所述垂直部分的頂部。

另一方面，本公開進一步提供一種形成存儲器裝置的方法，所述方法包括：使用掩模使數據線形成到用于所述存儲器裝置的存儲器胞元的垂直串陣列，所述數據線具有第一節距；使用所述掩模使路由線形成到所述數據線，所述路由線具有第二節距，其中所述數據線的形成包含：跨存儲器胞元的所述垂直串陣列的觸點及在所述觸點上形成電介質層，使得所述電介質層中的開口至少部分暴露所述陣列的選定相鄰垂直串的觸點；在所述開口的垂直壁上形成導電材料，其中所述導電材料接觸所述開口中的所述暴露觸點；及處理所述垂直壁上的所述導電材料以形成所述數據線。