[發明專利]一種低壓超結溝槽MOS器件的制備方法及結構

有效

• 申請號: 202210924492.8
• 申請日: 2022-08-03
• 公開（公告）號: CN115020240B
• 公開（公告）日: 2023-03-28
• 發明（設計）人: 劉厚超;黃宇萍;馬一潔;張雨;蘇亞兵;蘇海偉
• 申請（專利權）人: 上海維安半導體有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06;H01L29/78
• 代理公司: 上海申新律師事務所 31272
• 代理人: 黨蕾

本發明涉及一種低壓超結溝槽MOS器件的制備方法及結構，涉及半導體技術領域，包括：步驟S1，于襯底上形成外延層；步驟S2，于外延層中形成至少一個柱區；步驟S3，于外延層中形成浮島；步驟S4，于外延層中形成淺溝槽，且淺溝槽的底部設有硬掩蔽層，淺溝槽的側壁設有柵氧化層；以及于外延層中形成深溝槽，深溝槽的底部和側壁設有場氧化層，淺溝槽和深溝槽內形成多晶硅層；步驟S5，于柱區和浮島的上方形成體區，然后于體區的上方形成注入區；步驟S6，進行介質層的淀積和多個接觸孔的刻蝕，進行金屬層的淀積和刻蝕。本發明器件的安全工作區更寬，過電流能力更大，柵極電荷及反向恢復電荷更小，特征導通電阻較低。

技術領域

本發明涉及半導體技術領域，尤其涉及一種低壓超結的溝槽MOS器件的制備方法及應用該方法制備得到的低壓超結溝槽MOS器件的結構。

背景技術

溝槽MOS器件基于電荷平衡技術，使得原有三角形電場發展為類梯形電場，可以在一定摻雜濃度的外延層上實現更高的耐壓值，是目前溝槽MOS器件結構的一個重要發展方向；同樣地，在引入電荷平衡技術的類體型電場的支持下，可在滿足器件耐壓要求的同時采用離子摻雜濃度更濃的外延層，繼而大幅度降低器件的特征導通電阻Rsp，特征導通電阻是芯片單位面積上的導通電阻，這是衡量功率MOS器件的一項重要指標。

目前電荷平衡技術應用比較廣泛的低壓溝槽器件結構是分裂柵溝槽MOS器件（Shield Gate Trench MOSFET，SGT MOSFET），其特點是采用深溝槽屏蔽柵結構，實現屏蔽柵厚氧化層和外延層之間的平衡耗盡，實現二維電場的搭建，可以大幅度降低外延層電阻率，實現大幅優化特征導通電阻的目的；同時分裂柵結構的引入大幅度地削減柵極-漏極電容Cgd的接觸面積，同時獲得很小的米勒級的電容Cgd，使得器件開關過程中具有較短時間的米勒平臺過渡，極大地加快了器件的開關速度，降低了開關損耗，非常適合開關式電源應用（SMPS）。但任何事情都有兩面性，但面對MOSFET應用在過流保護，短路保護等相關領域，過短的米勒平臺，使得dv/dt過大，瞬態功率急速拉升，器件在短路保護關斷過程中易發生熱電燒毀，限制了器件過流保護領域的安全工作區，因此針對以上問題，有必要設計出一種低特征導通電阻、EMI特性優越的低壓超結的溝槽MOS器件的制備方法及結構，同時具有屏蔽柵MOS很低的特征導通電阻和planar MOS較寬的安全工作區，以滿足特定應用場景的需要。

發明內容

為了解決以上技術問題，本發明提供了一種低壓超結溝槽MOS器件的制備方法及結構。

本發明所解決的技術問題可以采用以下技術方案實現：一種低壓超結溝槽MOS器件的制備方法，包括：步驟S1，提供一第一導電類型的襯底，并于所述襯底上形成第一導電類型的外延層；步驟S2，于所述外延層的有源區進行至少一個第二導電類型的柱區的光刻，每一所述柱區按照一第一預設次數注入形成；步驟S3，于所述外延層的外圍區進行第二導電類型的浮島的光刻，所述浮島按照一第二預設次數注入形成，然后對所述柱區和所述浮島進行退火；步驟S4，于所述外延層的有源區形成淺溝槽，所述淺溝槽位于所述柱區的兩側，且所述淺溝槽的底部設有一預設厚度的硬掩蔽層，所述淺溝槽的側壁設有柵氧化層；以及于所述外延層的外圍區形成深溝槽，所述深溝槽的底部和側壁設有場氧化層，所述淺溝槽和所述深溝槽內形成多晶硅層；步驟S5，于所述柱區和所述浮島的上方進行第二導電類型的體區的自對準注入和退火，然后于所述體區的上方進行第一導電類型的注入區的注入和退火；步驟S6，于器件的上方進行介質層的淀積和多個接觸孔的刻蝕，多個所述接觸孔自所述介質層的上表面向下延伸至所述體區和靠近所述有源區的第一個所述深溝槽內；隨后，進行金屬層的淀積和刻蝕。