[發明專利]存儲設備以及用于控制行錘擊的方法

在審

• 申請號: 202210924312.6
• 申請日: 2022-08-02
• 公開（公告）號: CN116030858A
• 公開（公告）日: 2023-04-28
• 發明（設計）人: 柳廷旻
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C11/406
• 分類號: G11C11/406;G11C11/408
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 吳曉兵;倪斌

提供了一種控制行錘擊的方法及存儲設備。該存儲設備包括：具有存儲單元行的存儲單元陣列；控制邏輯電路，被配置為將存儲單元陣列的訪問地址分類為真實條目和虛假條目，并從訪問地址中識別行錘擊地址；以及刷新控制電路，被配置為在行錘擊監測時間范圍內刷新與由行錘擊地址指示的存儲單元行物理上相鄰的存儲單元行。控制邏輯電路還被配置為基于虛假條目的訪問次數等于或大于第一閾值將虛假條目升級為真實條目。

相關申請的交叉引用

本申請要求于2021年10月26日在韓國知識產權局提交的韓國專利申請No.10-2021-0144005的優先權，并在此通過引用完整地并入其公開內容。

技術領域

本公開涉及半導體存儲設備，更具體地，涉及用于使用區分虛假條目和真實條目的條目標識符來控制行錘擊的半導體存儲設備及其操作方法。

背景技術

使用半導體芯片的系統廣泛使用動態隨機存取存儲器(DRAM)作為其工作存儲器或主存儲器以在其中存儲主機使用的數據或指令和/或執行計算操作。一般來說，DRAM在主機的控制下寫入數據或讀取寫入的數據。當執行計算操作時，主機從DRAM檢索指令和/或數據，并使用數據來執行指令和/或執行計算操作。主機可以將計算操作的結果寫回到DRAM。

隨著DRAM容量和密度的增加，DRAM單元尺寸已經減小。一些基于DRAM的系統可能由于繁重的工作負荷而出現間歇性故障。這種故障可能是由于對一行單個存儲單元的重復訪問引起的，這可以稱為行錘擊或行錘擊事件。連接到與被重復訪問的行物理上相鄰的存儲單元行的存儲單元可能被行錘擊干擾，并且可能導致數據損壞。受行錘擊影響的存儲單元可以通過目標行刷新操作來刷新。

為了管理行錘擊，DRAM可以在一定時間內監測被訪問的地址中的被密集訪問的一個或多個錘擊地址。DRAM將錘擊地址存儲在地址存儲器的所定義寄存器中，生成錘擊刷新地址，該錘擊刷新地址表示與對應于錘擊地址的存儲單元行物理上相鄰的存儲單元行的地址，并且DRAM對與相鄰存儲單元行連接的存儲單元進行目標刷新。

但是，地址存儲器具有用以存儲錘擊地址的有限數量的寄存器。因此，攻擊者或其他不良行為者可能通過在地址存儲器中存儲一個或多個虛假條目來生成誘餌行錘擊，以干擾DRAM的行錘擊管理操作。由于虛假條目是新存儲在地址存儲器的有限寄存器中的，所以存儲在寄存器中的有效錘擊地址可能會從寄存器中被逐出，并且監測的行錘擊信息可能會丟失。因此，被逐出的錘擊地址容易受到行錘擊。

因此，需要針對導致行錘擊信息丟失的行錘擊攻擊的對策。

發明內容

本公開提供一種存儲設備及其操作方法，該存儲設備包括控制邏輯電路以防御行錘擊攻擊。

根據示例實施例的一方面，一種存儲設備包括：存儲單元陣列，具有多個存儲單元行；控制邏輯電路，被配置為將存儲單元陣列的訪問地址分類為真實條目和虛假條目，并從訪問地址中識別行錘擊地址，其中，每個真實條目指示具有等于或大于第一閾值的訪問次數的訪問地址，每個虛假條目指示具有小于第一閾值的訪問次數的訪問地址；以及刷新控制電路，被配置為在行錘擊監測時間范圍內刷新與由行錘擊地址指示的存儲單元行物理上相鄰的存儲單元行。控制邏輯電路還被配置為基于虛假條目的訪問次數等于或大于第一閾值將虛假條目升級為真實條目。

根據示例實施例的一方面，一種存儲設備包括：存儲單元陣列，具有多個存儲單元行；控制邏輯電路，被配置為將存儲單元陣列的訪問地址分類為真實條目和虛假條目，并從訪問地址中識別行錘擊地址，其中，每個真實條目指示具有等于或大于第一閾值的訪問次數的訪問地址，每個虛假條目指示具有小于第一閾值的訪問次數的訪問地址；以及刷新控制電路，被配置為在行錘擊監測時間范圍內刷新與由行錘擊地址指示的存儲單元行物理上相鄰的存儲單元行。控制邏輯電路還被配置為基于逐出次數調整第一條目空間與第二條目空間的比率，其中第一條目空間被分配給真實條目，并且第二條目空間被分配給虛假條目。