[發明專利]一種深硅刻蝕方法

在審

• 申請號: 202210908631.8
• 申請日: 2022-07-29
• 公開（公告）號: CN115116843A
• 公開（公告）日: 2022-09-27
• 發明（設計）人: 田翠霞;王友偉;車洪祥;方合;徐雷軍
• 申請（專利權）人: 捷捷微電(南通)科技有限公司
• 主分類號: H01L21/3065
• 分類號: H01L21/3065;H01L21/308;B81C1/00
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 董艷芳

本申請提供了一種深硅刻蝕方法，涉及半導體工藝技術領域。該方法包括：提供一硅襯底；在刻蝕環境下向硅襯底通入刻蝕氣體SF₆，以對硅襯底進行刻蝕，并形成溝槽；在預設時間后向硅襯底通入鈍化氣體O₂，以在溝槽表面形成SiO₂鈍化層；去除溝槽底部的SiO₂鈍化層；重復執行通入SF₆、O₂以及去除底部SiO₂鈍化層的步驟，直至達到預設刻蝕深度；其中，SiO₂鈍化層的生成速率大于與SF₆的反應速率。本申請提供的深硅刻蝕方法具有刻蝕速率更快的優點。

技術領域

本申請涉及半導體工藝技術領域，具體而言，涉及一種深硅刻蝕方法。

背景技術

MEMS(Micro-Electro-Mechanical System，微機電系統)產品是用傳統的半導體工藝和材料，以半導體制技術為基礎發展起來的。它與傳統的IC工藝有許多的相似之處，但有些復雜的微結構難以用IC工藝實現，Bosch Etch工藝(一種刻蝕工藝)是其中之一。BoschEtch工藝是指在集成電路中為了阻止或減弱側向刻蝕，設法在刻蝕的側壁沉積一層刻蝕薄膜的工藝,現實生產制造中也就是在側壁沉積一層Polymer來達到側壁沉積鈍化保護的目的。

傳統的Bosch Etch工藝中，一般以SF6作為刻蝕氣體，C4F8作為鈍化氣體。由于鈍化氣體C4F8具有很高的C/F比(碳元素與氟元素比)，加重聚合物層的生成。對于側壁而言，需要聚合物層良好的側壁保護，但對于縱向深度方向，大量聚合物層的沉積會影響刻蝕速率，從而影響產品形態。

綜上，現有技術中的刻蝕工藝中存在刻蝕速度慢，影響產品形態的問題。

發明內容

本申請的目的在于提供一種深硅刻蝕方法，以解決現有技術中刻蝕工藝存在刻蝕速度慢，影響產品形態的問題。

為了實現上述目的，本申請實施例采用的技術方案如下：

本申請實施例提供了一種深硅刻蝕方法，所述方法包括：

提供一硅襯底；

在刻蝕環境下向所述硅襯底通入刻蝕氣體SF₆，以對所述硅襯底進行刻蝕，并形成溝槽；

在預設時間后向所述硅襯底通入鈍化氣體O₂，以在所述溝槽表面形成SiO₂鈍化層；

去除所述溝槽底部的SiO₂鈍化層；

重復執行通入SF₆、O₂以及去除底部SiO₂鈍化層的步驟，直至達到預設刻蝕深度；其中，所述SiO₂鈍化層的生成速率大于與SF₆的反應速率。

可選地，重復執行通入SF₆、O₂以及去除底部SiO₂鈍化層的步驟之后，深硅刻蝕的化學反應滿足：

SF6→SF4↑+2F；

Si+F→SiF4↑；

Si+O2→SiO2↓；

SF6+SiO2→SF4↑+SO2↑+2F。

可選地，所述SiO₂鈍化層的生成速率與O₂的通入量關聯，所述重復執行通入SF₆、O₂以及去除底部SiO₂鈍化層的步驟包括：

重復執行通入3～15sccm的SF₆與10～50sccm的O₂的步驟。