[發(fā)明專利]一種電路功能可裁剪的數(shù)字信號(hào)處理芯片

有效

• 申請(qǐng)?zhí)枺?/td>: 202210903457.8
• 申請(qǐng)日: 2022-07-29
• 公開(kāi)（公告）號(hào): CN114968910B
• 公開(kāi)（公告）日: 2022-10-21
• 發(fā)明（設(shè)計(jì)）人: 宋睿強(qiáng);邵津津;胡春媚;吳振宇;劉必慰;梁斌;池雅慶;陳建軍;袁珩洲
• 申請(qǐng)（專利權(quán)）人: 中國(guó)人民解放軍國(guó)防科技大學(xué)
• 主分類號(hào): G06F15/78
• 分類號(hào): G06F15/78;G06F1/26
• 代理公司: 長(zhǎng)沙國(guó)科天河知識(shí)產(chǎn)權(quán)代理有限公司 43225
• 代理人: 彭小蘭

本申請(qǐng)涉及一種電路功能可裁剪的數(shù)字信號(hào)處理芯片。所述處理芯片包括：主電路模塊、多個(gè)內(nèi)核子電路模塊、多個(gè)高速外設(shè)子電路模塊、多個(gè)低速外設(shè)子電路模塊和多個(gè)輸出選擇電路；內(nèi)核子電路模塊、高速外設(shè)子電路模塊和低速外設(shè)子電路模塊分別連接對(duì)應(yīng)的輸出選擇電路，每一輸出選擇電路連接主電路模塊；輸出選擇電路包括多個(gè)二選一電路，每一二選一電路的第一輸入端連接對(duì)應(yīng)子電路模塊的輸出端，第二輸入端連接固定的0電位或1電位，選擇端連接主電路模塊的使能端，輸出端連接主電路模塊；每一內(nèi)核子電路模塊、每一高速外設(shè)子電路模塊和每一低速外設(shè)子電路模塊分別連接對(duì)應(yīng)的供電端口。采用本發(fā)明芯片能夠?qū)崿F(xiàn)電路可裁剪功能，并降低處理器功耗。

技術(shù)領(lǐng)域

本申請(qǐng)涉及集成電路技術(shù)領(lǐng)域，特別是涉及一種電路功能可裁剪的數(shù)字信號(hào)處理芯片。

背景技術(shù)

數(shù)字信號(hào)處理器是用來(lái)完成某種信號(hào)處理任務(wù)的處理器，其廣泛應(yīng)用于通信與信息系統(tǒng)、信號(hào)與信息處理、自動(dòng)控制、雷達(dá)、航空航天、醫(yī)療、家用電器等許多領(lǐng)域。數(shù)字信號(hào)處理器可以快速實(shí)現(xiàn)信號(hào)的采集、變換、濾波、估值、增強(qiáng)、壓縮、識(shí)別等，以得到符合使用者需要的信號(hào)形式。數(shù)字信號(hào)處理器由于僅僅執(zhí)行信號(hào)處理任務(wù)，因此其功能結(jié)構(gòu)單一，多款數(shù)字信號(hào)處理器之間往往具備統(tǒng)一的邏輯功能結(jié)構(gòu)。通常來(lái)說(shuō)，一個(gè)數(shù)字信號(hào)處理器芯片主要具備多個(gè)數(shù)字信號(hào)處理器內(nèi)核、片上共享存儲(chǔ)電路、片上數(shù)據(jù)網(wǎng)絡(luò)電路、片上控制網(wǎng)絡(luò)電路、DDR等高速外設(shè)電路、SPI等低速外設(shè)電路。芯片使用者主要根據(jù)信號(hào)處理任務(wù)所需的處理器內(nèi)核數(shù)量、高低速外設(shè)種類選擇不同型號(hào)的數(shù)字信號(hào)處理器芯片。

然而，由于芯片使用者對(duì)信號(hào)處理的需求是多樣的，在選取數(shù)字信號(hào)處理器芯片時(shí)往往難以選取剛好滿足使用者需求的芯片。例如，芯片使用者在進(jìn)行某項(xiàng)數(shù)字信號(hào)處理時(shí)需要兩個(gè)數(shù)字信號(hào)處理器內(nèi)核和兩個(gè)SRIO高速外設(shè)接口。A款數(shù)字信號(hào)處理器芯片包含兩個(gè)數(shù)字信號(hào)處理器內(nèi)核和一個(gè)SRIO高速外設(shè)接口，B款數(shù)字信號(hào)處理器芯片包含四個(gè)數(shù)字信號(hào)處理器內(nèi)核和兩個(gè)SRIO高速外設(shè)接口。芯片使用者選擇A款數(shù)字信號(hào)處理器時(shí)將難以達(dá)到功能需求，而選擇B款數(shù)字信號(hào)處理器時(shí)又會(huì)造成兩個(gè)數(shù)字信號(hào)處理器內(nèi)核功能浪費(fèi)。此外，由于B款芯片存在兩個(gè)額外的數(shù)字信號(hào)處理器內(nèi)核，芯片使用者若選取B款芯片將導(dǎo)致整體數(shù)字信號(hào)處理系統(tǒng)的功耗顯著增加，難以滿足系統(tǒng)的功耗指標(biāo)。因此，如何設(shè)計(jì)實(shí)現(xiàn)一款可裁剪電路功能的數(shù)字信號(hào)處理器芯片，將成為滿足信號(hào)處理多樣性需求的關(guān)鍵技術(shù)。

發(fā)明內(nèi)容

基于此，有必要針對(duì)上述技術(shù)問(wèn)題，提供一種電路功能可裁剪的數(shù)字信號(hào)處理芯片、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)。

一種電路功能可裁剪的數(shù)字信號(hào)處理芯片，所述數(shù)字信號(hào)處理芯片包括：

主電路模塊、多個(gè)內(nèi)核子電路模塊、多個(gè)高速外設(shè)子電路模塊、多個(gè)低速外設(shè)子電路模塊和多個(gè)輸出選擇電路；每一內(nèi)核子電路模塊、每一高速外設(shè)子電路模塊和每一低速外設(shè)子電路模塊分別連接對(duì)應(yīng)的輸出選擇電路，每一所述輸出選擇電路連接主電路模塊；

所述輸出選擇電路包括多個(gè)二選一電路，每一所述二選一電路的第一輸入端連接對(duì)應(yīng)子電路模塊的輸出端，第二輸入端連接固定的0電位或者1電位，選擇端連接主電路模塊的使能端，輸出端連接主電路模塊；

每一內(nèi)核子電路模塊、每一高速外設(shè)子電路模塊和每一低速外設(shè)子電路模塊分別連接對(duì)應(yīng)的供電端口。

在其中一個(gè)實(shí)施例中，還包括：所述主電路模塊的使能端輸出使能信號(hào)連接至對(duì)應(yīng)輸出選擇電路的二選一電路的選擇端。

在其中一個(gè)實(shí)施例中，還包括：所述二選一電路的選擇端控制二選一電路的輸出端；當(dāng)選擇端接收到有效的使能信號(hào)時(shí)，所述輸出端將所述第一輸入端的輸入信號(hào)輸出至主電路模塊；當(dāng)選擇端接收到無(wú)效的使能信號(hào)時(shí)，所述輸出端將所述第二輸入端的輸入信號(hào)輸出至主電路模塊。

在其中一個(gè)實(shí)施例中，還包括：所述多個(gè)高速外設(shè)子電路模塊包括不同種類的高速外設(shè)子電路模塊；所述高速外設(shè)子電路模塊的種類包括DDR、SRIO、XGMAC、USB和PCIE。