[發明專利]實現柵極平坦化的方法

在審

• 申請號: 202210898309.1
• 申請日: 2022-07-28
• 公開（公告）號: CN115194961A
• 公開（公告）日: 2022-10-18
• 發明（設計）人: 翟翠紅;張逸中;張月雨
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: B28D5/00
• 分類號: B28D5/00
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 焦健

本發明提供一種實現柵極平坦化的方法，所述方法包括：提供一半導體器件的版圖，并通過版圖邏輯運算選出具有預設寬度的多晶硅層圖形，其中，所述多晶硅層圖形與有源區圖形重疊形成柵極圖形，且所述多晶硅層圖形包括形成于第一方向上的第一多晶硅層邊及形成于第二方向上的第二多晶硅層邊；沿著所述多晶硅層圖形的所述第一多晶硅層邊形成至少一個開槽區，且所述開槽區的延伸方向與所述第二多晶硅層邊所在的方向相同，其中，所述開槽區用于在晶圓上的多晶硅層內形成溝槽。通過本發明解決了現有的柵極化學機械研磨過程中拋光過度的問題。

技術領域

本發明涉及半導體技術領域，特別是涉及一種實現柵極平坦化的方法。

背景技術

CMOS集成電路具有功耗低、速度快、抗干擾能力強、集成度高等優點。目前，在中高壓CMOS工藝中，多晶硅層圖形在高壓(HV)器件和中壓(MV)器件中的設計寬度在幾微米到幾十微米，然而，對于上述寬度的多晶硅層，在Metal_Gate化學機械研磨(MGCMP)過程中會引起過拋光(Over polish)的問題。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種實現柵極平坦化的方法，用于解決現有的柵極化學機械研磨過程中拋光過度的問題。

為實現上述目的及其他相關目的，本發明提供一種實現柵極平坦化的方法，所述方法包括：

提供一半導體器件的版圖，并通過版圖邏輯運算選出具有預設寬度的多晶硅層圖形，其中，所述多晶硅層圖形與有源區圖形重疊形成柵極圖形，且所述多晶硅層圖形包括形成于第一方向上的第一多晶硅層邊及形成于第二方向上的第二多晶硅層邊；

沿著所述多晶硅層圖形的所述第一多晶硅層邊形成至少一個開槽區，且所述開槽區的延伸方向與所述第二多晶硅層邊所在的方向相同，其中，所述開槽區用于在晶圓上的多晶硅層內形成溝槽。

可選地，所述版圖還包括連接層圖形，所述連接層圖形設于所述柵極圖形與所述第一多晶硅層邊之間的區域內，且與所述柵極圖形之間具有第一預設距離。

可選地，所述第一預設距離小于等于1μm。

可選地，沿著所述多晶硅層圖形的所述第一多晶硅層邊形成所述開槽區的方法包括：

1)選出所述多晶硅層圖形的兩條所述第二多晶硅層邊；

2)于兩條所述第二多晶硅層邊靠近所述多晶硅層圖形中心區域的預設距離處分別形成一個所述開槽區，且兩個所述開槽區為一組；

3)判斷一組中兩個所述開槽區之間的間距是否滿足預設條件，若不滿足，以兩個所述開槽區之間的區域作為新的所述多晶硅層圖形，以兩個所述開槽區靠近所述多晶硅層圖形中心區域一側的邊作為新的所述第二多晶硅層邊；

重復步驟2)及步驟3)直至一組中的兩個所述開槽區之間的間距滿足所述預設條件。

可選地，所述第二預設距離的取值范圍為0.4μm～0.8μm。

可選地，所述預設條件包括：一組中的兩個所述開槽區之間的距離的取值范圍為0.8μm～1.5μm。

可選地，在執行步驟1)之前，所述方法包括選出所述柵極圖形的柵極邊的步驟，其中，所述柵極邊包括形成于第一方向上的第一柵極邊及形成于第二方向上的第二柵極邊。

可選地，所述開槽區在所述第二方向上的長度與所述第二柵極邊的長度相等。

可選地，所述開槽區在所述第一方向上的寬度的取值范圍為0.09μm～0.15μm。

可選地，所述多晶硅層圖形的所述預設寬度大于等于2μm。