[發明專利]溝槽柵功率MOSFET及其制造方法

有效

• 申請號: 202210888034.3
• 申請日: 2022-07-27
• 公開（公告）號: CN115084236B
• 公開（公告）日: 2022-11-22
• 發明（設計）人: 張永熙;陳偉;黃海濤
• 申請（專利權）人: 上海瞻芯電子科技有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 上海華誠知識產權代理有限公司 31300
• 代理人: 肖華

1.一種溝槽柵功率MOSFET，其特征在于，所述溝槽柵功率MOSFET形成于一個晶圓中，包括：

襯底，所述襯底是具有第一導電類型的六方晶系寬禁帶半導體材料的襯底；

外延層，所述外延層在所述襯底上生長，且具有所述第一導電類型；

體區，所述體區在所述外延層上形成，且具有第二導電類型；

溝槽，所述溝槽在所述體區內刻蝕形成，所述溝槽的長度方向平行于所述晶圓的C軸在所述晶圓表面的投影；

第二導電類型柱，所述第二導電類型柱通過將第一離子沿所述六方晶系寬禁帶半導體材料的所述C軸注入所述溝槽的底部區域而形成，所述溝槽的底部區域位于所述溝槽下方且與所述溝槽底部相接，所述第二導電類型柱的縱向深度不小于位于所述溝槽的底部區域的所述外延層的厚度的50%；

溝槽柵，所述溝槽柵通過向所述溝槽中填入填充物而形成。

2.根據權利要求1所述的溝槽柵功率MOSFET，其特征在于，所述第二導電類型柱與所述體區之間還包括具有所述第二導電類型的連接體，所述連接體一端與所述體區電連接，所述連接體的另一端與所述第二導電類型柱電連接。

3.根據權利要求1所述的溝槽柵功率MOSFET，其特征在于，還包括：位于所述襯底下方的漏極、位于所述體區的中軸線上的柵極、位于所述柵極兩側的源極。

4.根據權利要求1所述的溝槽柵功率MOSFET，其特征在于，所述外延層為單外延層。

5.根據權利要求1所述的溝槽柵功率MOSFET，其特征在于，所述外延層包括第一外延層和第二外延層，所述第一外延層位于所述第二外延層的下方；所述第一外延層的厚度小于所述第二外延層的厚度；所述第一外延層的摻雜濃度小于所述第二外延層的摻雜濃度；所述溝槽的底部及所述第二導電類型柱位于所述第二外延層內，所述第二導電類型柱的縱向深度不小于位于所述溝槽的底部區域的所述第二外延層的厚度的50%。

6.根據權利要求4或5所述的溝槽柵功率MOSFET，其特征在于，所述六方晶系寬禁帶半導體材料為碳化硅。

7.根據權利要求1所述的溝槽柵功率MOSFET，其特征在于，所述溝槽的深度和所述溝槽的寬度的比值范圍為1:1至5:1。

8.根據權利要求6所述的溝槽柵功率MOSFET，其特征在于，所述第一離子包括鋁離子，所述第一離子至少分兩次注入，即分別以第一劑量、第一能量及第二劑量、第二能量沿所述碳化硅晶體的C軸方向注入所述溝槽的底部區域。

9.一種溝槽柵功率MOSFET的制造方法，其特征在于，在晶圓中生成所述溝槽柵功率MOSFET，包括：

在六方晶系寬禁帶半導體材料襯底上生長具有第一導電類型的外延層；

在所述外延層上形成具有第二導電類型的體區；

在所述體區內通過刻蝕形成溝槽，所述溝槽的長度方向平行于所述晶圓的C軸在所述晶圓表面的投影；

將第一離子沿所述六方晶系寬禁帶半導體材料的所述C軸注入所述溝槽的底部區域，以形成第二導電類型柱，所述溝槽的底部區域位于所述溝槽下方且與所述溝槽的底部相接，并且所述第二導電類型柱的縱向深度不小于位于所述溝槽的底部區域的所述外延層的厚度的50%；

向所述溝槽中填入填充物填充所述溝槽。

10.根據權利要求9所述的制造方法，其特征在于，還包括，向所述體區和所述外延層注入第一離子，以形成具有所述第二導電類型的連接體，所述連接體一端與所述體區電連接，所述連接體的另一端與所述第二導電類型柱電連接，并且所述連接體的深度大于等于所述溝槽的深度。

11.根據權利要求9所述的制造方法，其特征在于，所述六方晶系寬禁帶半導體材料為碳化硅。