[發(fā)明專利]一種高效排除電路板短路的方法及其設(shè)備

在審

• 申請?zhí)枺?/td>: 202210880872.6
• 申請日: 2022-07-20
• 公開（公告）號: CN115166582A
• 公開（公告）日: 2022-10-11
• 發(fā)明（設(shè)計）人: 何新輝;崔孝林;張鵬;孫曉光;鄭國睿;陳碩
• 申請（專利權(quán)）人: 平安銀行股份有限公司
• 主分類號: G01R31/52
• 分類號: G01R31/52;G01R31/28
• 代理公司: 深圳市威世博知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44280
• 代理人: 李申

1.一種高效排除電路板短路的方法，其特征在于，包括：

將參考電源連接待測電路的電源接入端，并為所述待測電路的電源接入端提供第一電壓；

使用電壓測試儀測試所述待測電路中不同部分子電路的電壓輸出端的實(shí)際電壓；

將所述電壓測試儀此時測試得到的所述實(shí)際電壓作為測試電壓，判斷所述測試電壓是否低于正常電壓；

若所述測試電壓低于正常電壓，確定所述測試電壓低于正常電壓對應(yīng)的所述子電路為目標(biāo)子電路；

將所述參考電源連接所述目標(biāo)子電路的電壓接入端，并為所述目標(biāo)子電路提供第二電壓，并保持所述第二電壓不低于所述目標(biāo)子電路的額定輸入電壓，或保持所述目標(biāo)子電路的電壓輸出端的實(shí)際電壓高于所述測試電壓；

使用熱成像儀掃描所述待測電路獲得熱成像圖像，將所述熱成像圖像中對應(yīng)溫度最高的位置確定為短路位置。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，

所述將參考電源連接待測電路的電源接入端包括：將所述參考電源的第一輸出端連接待測電路的電源芯片的電源接入端，所述電源芯片的電源輸出端連接所述不同部分子電路；

所述將所述參考電源連接所述目標(biāo)子電路的電壓接入端包括：將所述參考電源的第二輸出端連接所述目標(biāo)子電路的電壓接入端；

所述將所述參考電源連接所述目標(biāo)子電路的電壓接入端之前包括：

斷開所述電源芯片的電源輸出端與所述目標(biāo)子電路之間的連接。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，

所述保持所述第二電壓不低于所述目標(biāo)子電路的額定輸入電壓，或保持所述目標(biāo)子電路的電壓輸出端的實(shí)際電壓高于所述測試電壓包括：

保持所述第二電壓不低于所述目標(biāo)子電路的額定輸入電壓超過預(yù)設(shè)持續(xù)時間，或保持所述目標(biāo)子電路的電壓輸出端的實(shí)際電壓高于所述測試電壓超過所述預(yù)設(shè)持續(xù)時間。

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，

所述為所述目標(biāo)子電路提供第二電壓，并保持所述第二電壓不低于所述目標(biāo)子電路的額定輸入電壓，或保持所述目標(biāo)子電路的電壓輸出端的實(shí)際電壓高于所述測試電壓包括：

為所述目標(biāo)子電路提供第二電壓，并在所述第二電壓低于所述目標(biāo)子電路的額定輸入電壓時，提高所述參考電源為所述目標(biāo)子電路提供的所述第二電壓或輸出電流，或

在所述目標(biāo)子電路的電壓輸出端的實(shí)際電壓等于或低于測試電壓時，提高參考電源為所述目標(biāo)子電路提供的所述第二電壓或輸出電流。

5.根據(jù)權(quán)利要求1所述的方法，其特征在于，

所述參考電源是參考電源。

6.根據(jù)權(quán)利要求1所述的方法，其特征在于，

所述第一電壓高于所述第二電壓。

7.一種高效排除電路板短路的設(shè)備，其特征在于，包括：

參考電源，具有第一輸出端和第二輸出端，所述第一輸出端用于連接待測電路并為所述待測電路的電源接入端提供第一電壓，所述第二輸出端用于連接所述目標(biāo)子電路的電壓接入端，為所述目標(biāo)子電路提供第二電壓，并保持所述第二電壓不低于所述目標(biāo)子電路的額定輸入電壓，或保持所述目標(biāo)子電路的電壓輸出端的實(shí)際電壓高于所述測試電壓；

電壓測試儀，用于測試所述待測電路中不同部分子電路的電壓輸出端的實(shí)際電壓；

熱成像儀，用于掃描所述待測電路獲得熱成像圖像，以將所述熱成像圖像中對應(yīng)溫度最高的位置確定為短路位置。

8.根據(jù)權(quán)利要求7所述的設(shè)備，其特征在于，

所述參考電源是參考電源。

9.根據(jù)權(quán)利要求7所述的設(shè)備，其特征在于，

所述參考電源提供的第一電壓高于第二電壓。