[發明專利]針對低溫多芯片計算系統的模擬方法及其系統

在審

• 申請號: 202210880357.8
• 申請日: 2022-07-25
• 公開（公告）號: CN115374732A
• 公開（公告）日: 2022-11-22
• 發明（設計）人: 王中旗;張志軒;黃俊英;張志敏;葉笑春;范東睿
• 申請（專利權）人: 中國科學院計算技術研究所
• 主分類號: G06F30/33
• 分類號: G06F30/33;G06F30/3312;G06F115/10
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 祁建國;張燕華

本申請公開了一種針對低溫多芯片計算系統的模擬方法，方法包括：跨溫區多芯片模擬通信系統搭建步驟、低溫多芯片功能模擬步驟及低溫多芯片時序模擬步驟；搭建相互通信連接的低溫多芯片計算系統及室溫數據通信系統，基于多種芯片的設計規范，行為級模擬描述低溫中用于計算的多種芯片的功能以及多種芯片之間交互運行功能，并模擬多種芯片的輸出執行結果；基于多種芯片的設計規范，模擬低溫下各芯片內部的周期工作時序，并模擬多種芯片間的通信協議，以模擬低溫多芯片計算系統的時序，并驗證各個時序的正確性。本發明針對復雜的低溫多芯片計算進行仿真和模擬，以便在流片前通過仿真調試及早發現系統問題并進行修改。

技術領域

本申請涉及低溫計算領域，特別是涉及一種針對低溫多芯片計算系統的模擬方法及其系統。

背景技術

當前，為了在相同的功率要求下設計并構建一個運算更快的計算機，必須滿足摩爾定律和Dennard縮放定律，以便晶體管的尺寸和工作電壓可以同時減少。只有這樣，架構師們才能在同樣大小的芯片上放置更多的邏輯和存儲單元，并在不增加功耗的情況下提高芯片的頻率。然而，集成電路領域現在正經歷著這兩個定律的結束，主要原因是很難在不過度增加泄漏功率的情況下降低晶體管的電源電壓和閾值電壓(即功耗墻問題)。另一方面，即使功耗墻問題被解決了，由于內存訪問延遲受線路延遲而非晶體管速度的限制，使得內存性能的改善成為另一個巨大的挑戰。那么，任何架構上的創新都無助于系統整體性能的提高(內存墻問題)。為了解決功耗墻和內存墻問題，前人已經提出了各種方法，例如多核設計、在內存附近或內存內進行信息處理。但是，這些規避方法會受到并行化開銷、不斷增加的片上功耗和完整的架構創新要求的影響。因此，迫切需要有效地解決功耗和內存問題。

為了實現這一目標，在超低溫(例如，-200℃)(或低溫計算機)下運行計算機的概念已經成為一個非常有前景的想法，因為降低溫度會造成泄漏功率呈指數下降，同時導線電阻率線性下降。低溫計算是在極低的溫度(例如77K)下運行計算系統，由于顯著降低了泄漏功率和導線電阻，可以顯著提高計算機的性能和功率效率。然而，由于缺乏對其成本效益和可行性(例如，設備和冷卻成本與加速、能源和面積節省)的了解，計算機架構師在開發和部署低溫優化架構單元時面臨著根本性挑戰，因此如何實現構建這樣的低溫最佳單元是一個需要解決的問題。隨著低溫計算系統功能復雜度的急劇提升，研究高效率的模擬方法以及搭建完善的模擬平臺，以便能夠高效率地定位設計錯誤，對于縮短系統的設計及驗證周期具有至關重要的作用。

低溫計算技術是近幾年發展起來的新型計算技術，是后摩爾時代的極具潛力的解決方案。低溫系統中可能會集成多個芯片，如低溫CPU、低溫DRAM、低溫加速器芯片等。如何針對復雜的低溫多芯片進行仿真和模擬，以便在流片及早發現系統問題，是一個急需解決的問題。目前還沒有公開發表的文獻能夠解決該問題。

本發明是首次提出低溫多芯片模擬方法及系統。本發明為低溫環境下的多芯片計算系統設計的一種模擬方法和平臺，針對復雜的低溫多芯片計算進行仿真和模擬，以便在流片前通過仿真調試及早發現系統問題并進行修改，實現輔助低溫處理器的體系結構設計，功能驗證，縮短低溫處理器的開發周期，降低流片的失敗率的目標。

發明內容

本申請實施例提供了一種低溫多芯片計算系統模擬方法和系統，以便在流片前通過仿真調試及早發現系統問題并進行修改，實現輔助低溫處理器的體系結構設計，功能驗證，縮短低溫處理器的開發周期，降低流片的失敗率的目標。

第一方面，本申請實施例提供了一種針對低溫多芯片計算系統的模擬方法，該方法包括：

跨溫區多芯片模擬通信系統搭建步驟：搭建相互通信連接的低溫多芯片計算系統及室溫數據通信系統，低溫多芯片計算系統包含低溫中用于計算的多種芯片，室溫數據通信系統向低溫多芯片計算系統模擬輸入指令并接收低溫多芯片計算系統輸出執行結果進行校驗；

低溫多芯片功能模擬步驟：基于多種芯片的設計規范，行為級模擬描述低溫中用于計算的多種芯片的功能以及多種芯片之間交互運行功能，并模擬多種芯片的輸出執行結果；