[發明專利]兼容多種存儲器接口的微控制器、方法、芯片和顯示器

有效

• 申請號: 202210875269.9
• 申請日: 2022-07-25
• 公開（公告）號: CN115080116B
• 公開（公告）日: 2022-11-29
• 發明（設計）人: 吳勁;鄺偉鋒;胡建國;王德明;丁顏玉;段志奎;秦軍瑞
• 申請（專利權）人: 廣州智慧城市發展研究院
• 主分類號: G06F9/22
• 分類號: G06F9/22;G06F11/10;G06F13/16
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 吳斌

本發明涉及電數字數據處理技術領域，尤其涉及一種兼容多種存儲器接口的微控制器、方法、芯片和顯示器。微控制器包括：解析模塊，用于接收外部存儲器的地址信號和數據信號，并基于地址信號生成第一控制信號；配置模塊，與解析模塊電連接，用于接收地址信號、數據信號和第一控制信號，并基于地址信號、數據信號和第一控制信號生成與外部存儲器的數據讀寫時序匹配的時序配置信號；接口模塊，分別與解析模塊和配置模塊電連接，用于接收地址信號、數據信號、第一控制信號和時序配置信號，并基于第一控制信號和時序配置信號確定與外部存儲器基于地址信號和數據信號進行數據交互的數據讀寫時序。本發明用以降低訪問多種存儲器的復雜度。

技術領域

本發明涉及電數字數據處理技術領域，尤其涉及一種兼容多種存儲器接口的微控制器、方法、芯片和顯示器。

背景技術

存儲器是用于存儲程序和各種數據信息的記憶部件。在各種領域中都有不同規模的應用。而根據存儲器不同的讀寫功能或信息的可保存性等多個方面，存儲器可分為很多種類型。但在不同類型的存儲器中進行讀寫有著較為不同的讀寫模式或方式。因此在同一系統中訪問多種存儲器則需要多種相對應的存儲器讀寫控制器，這側面影響了系統的復雜程度。

發明內容

本發明提供一種兼容多種存儲器接口的微控制器、方法、芯片和顯示器，用以降低訪問多種存儲器的復雜度。

本發明提供一種兼容多種存儲器接口的微控制器，包括：

解析模塊，用于接收外部存儲器的地址信號和數據信號，并基于所述地址信號生成第一控制信號；

配置模塊，與所述解析模塊電連接，用于接收所述地址信號、所述數據信號和所述第一控制信號，并基于所述地址信號、所述數據信號和所述第一控制信號生成與所述外部存儲器的數據讀寫時序匹配的時序配置信號；

接口模塊，分別與所述解析模塊和所述配置模塊電連接，用于接收所述地址信號、所述數據信號、所述第一控制信號和所述時序配置信號，并基于所述第一控制信號和所述時序配置信號確定與所述外部存儲器基于所述地址信號和所述數據信號進行數據交互的數據讀寫時序。

本發明還提供一種閃存芯片，包括：所述的兼容多種存儲器接口的微控制器。

本發明還提供一種顯示器，包括：所述的兼容多種存儲器接口的微控制器。

本發明還提供一種兼容多種存儲器接口的方法，應用于所述的兼容多種存儲器接口的微控制器，方法包括：

控制解析模塊接收外部存儲器的地址信號和數據信號，并控制解析模塊基于所述地址信號生成第一控制信號；

控制配置模塊接收所述地址信號、所述數據信號和所述第一控制信號，并控制配置模塊基于所述地址信號、所述數據信號和所述第一控制信號生成與所述外部存儲器的數據讀寫時序匹配的時序配置信號；

控制接口模塊接收所述地址信號、所述數據信號、所述第一控制信號和所述時序配置信號，并控制接口模塊基于所述第一控制信號和所述時序配置信號確定與所述外部存儲器基于所述地址信號和所述數據信號進行數據交互的數據讀寫時序。

本發明還提供一種電子設備，包括存儲器、處理器及存儲在存儲器上并可在處理器上運行的計算機程序，所述處理器執行所述程序時實現如上述兼容多種存儲器接口的方法。

本發明還提供一種非暫態計算機可讀存儲介質，其上存儲有計算機程序，該計算機程序被處理器執行時實現如上述兼容多種存儲器接口的方法。