[發明專利]半導體測試結構的制作方法以及半導體測試陣列

在審

• 申請號: 202210873298.1
• 申請日: 2022-07-21
• 公開（公告）號: CN115101435A
• 公開（公告）日: 2022-09-23
• 發明（設計）人: 郭帥
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 霍文娟

本申請提供了一種半導體測試結構的制作方法以及半導體測試陣列，該方法包括：首先，提供基底以及在基底上方形成的多個電容結構，電容結構包括下電極層、第一介質層以及上電極層，且第一介質層覆蓋下電極層的部分表面；形成第二介質層、第一引出結構以及第二引出結構，第二介質層具有遠離基底的第一表面，第一引出結構包括第一連接線以及上電極電板，第二引出結構包括第二連接線以及下電極電板，上電極電板與下電極電板間隔設置于第一表面，下電極電板與下電極層通過第二連接線連接，且上電極電板與上電極層通過第一連接線連接；第二引出結構位于第一引出結構外側。保證了半導體測試結構的研發周期較短，且保證了半導體測試結構的成本較低。

技術領域

本申請涉及半導體領域，具體而言，涉及一種半導體測試結構的制作方法、半導體測試結構以及半導體測試陣列。

背景技術

隨著半導體行業的發展，企業的研發速度往往決定企業的命運，因此如何提高芯片的研發速度，減少研發周期是企業重點關注的對象，DRAM(Dynamic Random AccessMemory，動態隨機存取存儲器)作為一種芯片存儲器，其結構可以分為晶體管和一個電容，晶體管的漏端連接電容的下電極，電容的結構以及使用的薄膜材料的制程工藝，尤其是電容大小，漏電是DRAM芯片研發關注的重中之重。

對于DRAM，一般在進行其制程時，首先要進行晶體管的制程，然后再進行電容的制程，其中，晶體管的制程占據整個制程周期的一半以上，如果要對電容端進行制程研究，那么，需要先進行晶體管的制程，再進行電容端制程研究，導致研發周期往往較長。

因此，亟需一種方式來降低成本以及減少研發周期。

在背景技術部分中公開的以上信息只是用來加強對本文所描述技術的背景技術的理解，因此，背景技術中可能包含某些信息，這些信息對于本領域技術人員來說并未形成在本國已知的現有技術。

發明內容

本申請的主要目的在于提供一種半導體測試結構的制作方法、半導體測試結構以及半導體測試陣列，以解決現有技術中DRAM的研發周期較長以及成本較高的問題。

根據本發明實施例的一個方面，提供了一種半導體測試結構的制作方法，所述方法包括：提供基底以及在所述基底上方形成的多個電容結構，所述電容結構包括下電極層、第一介質層以及上電極層，所述第一介質層位于所述下電極層與所述上電極層之間，且所述第一介質層覆蓋所述下電極層的部分表面；形成第二介質層、第一引出結構以及第二引出結構，所述第二介質層具有遠離所述基底的第一表面，所述第一引出結構包括第一連接線以及上電極電板，所述第二引出結構包括第二連接線以及下電極電板，所述上電極電板與所述下電極電板間隔設置于所述第一表面，所述下電極電板與所述下電極層通過所述第二連接線連接，且所述上電極電板與所述上電極層通過所述第一連接線連接，所述第二引出結構位于所述第一引出結構外側。

在一些公開實施例中，在形成第二介質層、第一引出結構以及第二引出結構之后，所述方法還包括：形成第一測試結構以及第二測試結構，所述第一測試結構包括第一測試部以及第一引出線，所述第二測試結構包括第二測試部以及第二引出線，所述上電極電板與所述第一測試部通過所述第一引出線連接，所述下電極電板與所述第二測試部通過所述第二引出線連接，所述第一測試部以及所述第二測試部之間的間距與WAT探針卡的探針間距相同。

在一些公開實施例中，在所述基底上方形成電容結構，包括：在所述基底上形成初始電容間介質層和初始電容支撐結構；對所述初始電容間介質層和所述初始電容支撐結構進行第一圖案化，形成多個第一凹槽，所述初始電容間介質層和所述初始電容支撐結構分別形成電容間介質層和電容支撐結構；在多個所述第一凹槽中以及所述電容支撐結構的表面上依次形成預備下電極層、第一預備介質層以及預備上電極層；對所述第一預備介質層和所述預備上電極層進行第二圖案化，形成所述第一介質層和所述上電極層；對所述預備下電極層進行第三圖案化，形成所述下電極層。

在一些公開實施例中，所述第一凹槽的深寬比的范圍為10:1～70:1。