[發明專利]包括電荷陷阱位點的半導體器件及其制造方法

在審

• 申請號: 202210858453.2
• 申請日: 2022-07-20
• 公開（公告）號: CN116209276A
• 公開（公告）日: 2023-06-02
• 發明（設計）人: 具元泰;徐東益
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H10B53/30
• 分類號: H10B53/30
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;李少丹

本申請公開了包括電荷陷阱位點的半導體器件及其制造方法。半導體器件包括第一電極、設置在第一電極上的鐵電層、設置在鐵電層上的介電層、設置在介電層的內部區域中的電荷陷阱位點以及設置在介電層上的第二電極。介電層可以具有非鐵電性質。介電層與鐵電層設置于第一電極與第二電極之間且彼此串聯連接。該半導體器件可以包括分布在具有非鐵電性質的介電層的內部區域中的電荷陷阱位點。

相關申請的交叉引用

本申請要求于2021年11月30日提交至韓國知識產權局的韓國申請第10-2021-0169548號的優先權，其整體通過引用并入本文。

技術領域

本公開總體上涉及一種半導體器件，更具體地，涉及包括電荷陷阱位點的半導體器件及其制造方法。

背景技術

隨著半導體芯片的特征尺寸減小，設置在半導體芯片中的電容器和晶體管的尺寸也減小。然而，電容器或晶體管中包括的介電層所需的電容需要保持預定的參考值以便確保器件操作的可靠性。因此，正在研究用于增大電容器或晶體管中使用的介電層的電容的各種方法。

作為各種方法的代表性示例，可以在電容器或晶體管的介電層中利用高介電材料。近來，隨著半導體芯片的特征尺寸減小趨勢的繼續，已經進行了各種嘗試以確保介電層中的高介電性質、降低漏電流以及提高擊穿電壓。

發明內容

根據本公開的實施方式的半導體器件可以包括第一電極、設置在第一電極之上的鐵電層、設置在鐵電層之上的介電層、設置在介電層的內部區域中的電荷陷阱位點以及設置在介電層之上的第二電極。

根據本公開的另一實施方式的半導體器件可以包括襯底、設置在襯底之上的存儲節點電極、設置為與存儲節點電極間隔開的板電極、設置在存儲節點電極和板電極之間的鐵電層和介電層、以及設置在介電層的內部區域中的電荷陷阱位點。鐵電層和介電層彼此串聯電連接以提供非鐵電性質。

在根據本公開的又一實施方式的制造半導體器件的方法中，可以在襯底上形成第一電極。可以在第一電極上形成鐵電層。可以在鐵電層上形成介電層，該介電層包括分布在其中的摻雜劑顆粒并且具有非鐵電性質。可以在介電層上形成第二電極。

在根據本公開的又一實施方式的制造半導體器件的方法中，可以在襯底上形成第一電極。可以在第一電極上形成鐵電層。可以在鐵電層上形成具有非鐵電性質的第一子介電層。金屬顆粒可以分布在第一子介電層上。可以在第一子介電層上形成覆蓋金屬顆粒的第二子介電層。可以在第二子介電層上形成第二電極。

附圖說明

圖1是示意性示出根據本公開的實施方式的鐵電層的極化特性的曲線圖。

圖2是示意性示出根據本公開的實施方式的介電層的極化特性的曲線圖。

圖3是示意性示出根據本公開的實施方式的介電結構的電路配置的視圖。

圖4是示意性示出根據本公開的實施方式的半導體器件的截面圖。

圖5是示意性示出根據本公開的實施方式的介電層中的摻雜劑顆粒的濃度分布的曲線圖。

圖6是示意性示出根據本公開的另一實施方式的半導體器件的截面圖。

圖7A至圖7D是示意性示出根據本公開的實施方式的制造半導體器件的方法的截面圖。

圖8A至圖8D是示意性示出根據本公開的另一實施方式的制造半導體器件的方法的截面圖。

圖9A至圖9D是示意性示出根據本公開的又一實施方式的制造半導體器件的方法的截面圖。

圖10A是示意性示出根據本公開的實施方式的包括多個存儲單元的半導體器件的平面圖。

圖10B是沿圖10A的半導體器件的線A-A'截取的截面圖。