[發明專利]一種以太網成幀方法及裝置

有效

• 申請號: 202210851177.7
• 申請日: 2022-07-19
• 公開（公告）號: CN115314157B
• 公開（公告）日: 2023-10-24
• 發明（設計）人: 賀昀彥
• 申請（專利權）人: 烽火通信科技股份有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00;H04L69/06
• 代理公司: 武漢智權專利代理事務所(特殊普通合伙) 42225
• 代理人: 余浩

本發明公開了一種以太網成幀方法及裝置，涉及以太網成幀領域，該方法包括以下步驟：將待封裝的幀拆分為多段；確定錨點段，并基于所述錨點段控制每段的起始位置，使相鄰段首尾相接且不交疊；將每段對應的幀圖案轉換成位寬固定的串行碼流；將各串行碼流相或并剔除段尾空余字節后，合并成整幀。本發明中的以太網成幀方法可實現靈活的增刪字段、更換幀圖案、更換接口，能夠簡化設計，提高通用性和可靠性。

技術領域

本發明涉及以太網成幀領域，具體涉及一種以太網成幀方法及裝置。

背景技術

以太網幀的封裝格式多樣，在不同協議層有不同的封裝。長度不一，除去7字節前導、1字節定幀、4字節的FCS，范圍在60～1514/9600(普通/巨幀)，以字節為單位。

封裝的字段可能是固定值比如協議類型、版本號、默認保留字等，也可能是可變值比如時戳、MAC地址、IP地址等。各個字段長度不一，從1bit的比如MPLS的棧底標識到連續多個字節的比如MAC地址、IP地址甚至TLV。

由于兼顧硬件的高性能、并行和軟件的可編程的特點，FPGA擅長高速、大容量數據包處理，常被用于實現成幀功能，尤其是需要產生處理大容量的協議周期幀的場景。

FPGA內常見的以太網幀的接口信號如表1所示，可能有裁剪比如沒有sop甚至eop或沒有pdv。

表1.常見的以太網幀接口信號列表

sop	output	幀首指示，指示一幀的開始
eop	output	幀尾指示，指示一幀的結束
pdv	output	數據有效，高有效，通常開始于sop結束于eop
ept[ew-1:0]	output	幀尾空字節數，幀尾值可能非零，幀首、幀中為0。
pda[wid-1:0]	output	幀數據

幀長度以字節為單位，故wid是8的整數倍，且通常倍數是2的冪。每拍傳送的字節數bn＝wid/8。

幀尾字節數的位寬ew＝log2(wid/8)。若幀數據位寬wid＝8時，此時幀數據位寬即1字節，幀尾不會有空字節。