[發明專利]數據緩沖電路的布局結構

在審

• 申請號: 202210834558.4
• 申請日: 2022-07-14
• 公開（公告）號: CN115206371A
• 公開（公告）日: 2022-10-18
• 發明（設計）人: 郭迎冬;劉忠來;姜偉;徐靜
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G11C11/407
• 分類號: G11C11/407;G11C11/409;G06F30/3953
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 孫寶海

1.一種數據緩沖電路的布局結構，所述數據緩沖電路包括第一放大電路模塊、第二放大電路模塊以及均衡決策電路模塊；所述第一放大電路模塊的輸出端與所述第二放大電路模塊的輸入端通過第一組信號線連接；所述均衡決策電路模塊的調節輸出端與所述第一組信號線連接，用于調節所述第一組信號線上的電壓；其特征在于，

所述第一放大電路模塊的所述輸出端、所述第二放大電路模塊的所述輸入端、所述均衡決策電路模塊的所述調節輸出端以及所述第一組信號線同層布置。

2.如權利要求1所述的數據緩沖電路的布局結構，其特征在于，所述第一放大電路模塊包括比較單元和第一復位單元，所述比較單元通過第二組信號線與所述第一復位單元連接；所述第二組信號線與所述第一組信號線同層布置。

3.如權利要求2所述的數據緩沖電路的布局結構，其特征在于，所述第二組信號線包括第一導線和第二導線；

所述比較單元包括第一P型晶體管和第二P型晶體管；

所述第一復位單元包括第一N型晶體管和第二N型晶體管；

所述第一P型晶體管的漏極端子通過第一導線與所述第一N型晶體管的漏極端子電連接；所述第二P型晶體管的漏極端子通過第二導線與所述第二N型晶體管的漏極端子電連接；

所述第一P型晶體管的漏極端子、所述第二P型晶體管的漏極端子、所述第一N型晶體管的漏極端子、所述第二N型晶體管漏極端子、所述第一導線和所述第二導線同層布置。

4.如權利要求3所述的數據緩沖電路的布局結構，其特征在于，所述均衡決策電路模塊包括第一判決反饋單元和第二判決反饋單元；

所述調節輸出端包括與第一判決反饋單元的輸出相連的第一調節輸出端和與所述第二判決反饋單元的輸出相連的第二調節輸出端；

所述第一組信號線包括第一子信號線和第二子信號線，所述第一子信號線與所述第一導線連接，所述第二子信號線與所述第二導線連接；

所述第一調節輸出端通過第三導線與所述第一子信號線電連接，所述第二調節輸出端通過第四導線與所述第二子信號線電連接；

所述第一調節輸出端、所述第二調節輸出端、所述第三導線、所述第四導線與所述第一組信號線同層布置。

5.如權利要求4所述的數據緩沖電路的布局結構，其特征在于，所述第二放大電路模塊包括輸入單元、鎖存單元和第二復位單元；所述輸入單元與所述第一組信號線連接。

6.如權利要求5所述的數據緩沖電路的布局結構，其特征在于，所述輸入單元包括第三N型晶體管和第四N型晶體管；所述鎖存單元包括第三P型晶體管、第四P型晶體管、第五N型晶體管、第六N型晶體管。

7.如權利要求6所述的數據緩沖電路的布局結構，其特征在于，所述鎖存單元內部通過第一引線和第二引線相連，其中，所述第三P型晶體管的漏極端子、所述第五N型晶體管的漏極端子、所述第四P型晶體管的柵極端子、所述第六N型晶體管的柵極端子通過所述第一引線相連；所述第三P型晶體管的柵極端子、所述第五N型晶體管的柵極端子、所述第四P型晶體管的漏極端子、所述第六N型晶體管的漏極端子通過所述第二引線相連。

8.如權利要求7所述的數據緩沖電路的布局結構，其特征在于，所述第一引線和所述第二引線與所述第一組信號線位于不同層，所述第一引線和所述第二引線均包括第一導電部和第二導電部，所述第一導電部位于金屬層，所述第二導電部位于過孔中，所述第二導電部用于連接所述柵極端子、所述漏極端子和所述第一導電部。