[發(fā)明專利]用于半導體裸片組合件的彈性接合層和相關聯(lián)系統(tǒng)和方法

在審

• 申請?zhí)枺?/td>: 202210832276.0
• 申請日: 2022-07-14
• 公開（公告）號: CN115939068A
• 公開（公告）日: 2023-04-07
• 發(fā)明（設計）人: 文秉勛;K·K·柯比
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60
• 代理公司: 北京律盟知識產(chǎn)權代理有限責任公司 11287
• 代理人: 王龍

公開了用于半導體裸片組合件的彈性接合層以及相關聯(lián)系統(tǒng)和方法。在實施例中，第一半導體裸片包含表面處的彈性接合層，第二半導體裸片可直接接合到所述彈性接合層以形成所述第一半導體裸片與第二半導體裸片之間的接合界面。在所述接合界面處，所述第一半導體裸片的第一導電墊可在直接接合過程期間結合到所述第二半導體裸片的第二導電墊以形成互連件。在一些情況下，在所述接合界面處可存在可能干擾所述接合過程的不規(guī)則體。所述彈性接合層可包含經(jīng)配置以適應由所述不規(guī)則體產(chǎn)生的應力的聚合物(或有機)材料。在一些實施例中，所述彈性接合層的厚度基于所述第一(或第二)導電墊的寬度而預定。

相關申請的交叉引用

本申請要求于2021年8月16日提交的第63/233,438號美國臨時專利申請的優(yōu)先權，所述美國臨時專利申請的公開內(nèi)容以全文引用的方式并入本文中。

技術領域

本公開大體上涉及半導體裝置組合件，且更具體地說，涉及用于半導體裸片組合件的彈性接合層以及相關聯(lián)系統(tǒng)和方法。

背景技術

半導體封裝通常包含安裝在封裝襯底上且包覆在保護性覆蓋物中的一或多個半導體裸片(例如存儲器芯片、微處理器芯片、成像器芯片)。半導體裸片可包含功能特征，例如存儲器單元、處理器電路或成像器裝置，以及電連接到所述功能特征的接合墊。接合墊可電連接到封裝襯底的對應導電結構，所述對應導電結構可耦合到保護性覆蓋物外部的端子，使得半導體裸片可連接到更高等級的電路系統(tǒng)。

在一些半導體封裝中，兩個或更多個半導體裸片堆疊在彼此之上以減少半導體封裝的占據(jù)面。堆疊中的半導體裸片可以類似階梯的圖案布置(這可稱作“疊瓦堆疊”)，使得半導體裸片的一部分可自由地可接近——例如，用以將接合線附接到位于所述部分中的一或多個接合墊。在一些情況下，半導體裸片可堆疊成“Z形”圖案以相對于上覆于接合墊上方的半導體裸片增加接合墊上方的空間，以便有助于形成接合線。然而，此類布置往往會增加半導體封裝的總高度。此外，接合線可增加高度和/或引入信號傳播延遲。

發(fā)明內(nèi)容

在一方面，本公開提供一種半導體裸片，其包括：半導體襯底，其包含集成電路系統(tǒng)；在所述半導體襯底上方的介電結構，所述介電結構包含位于所述介電結構背對所述半導體襯底的第一側(cè)處的彈性接合層；以及所述介電結構中包含的導電墊，所述導電墊延伸穿過所述彈性接合層且以操作方式耦合到所述集成電路系統(tǒng)，其中：至少部分地基于所述導電墊的寬度來預定所述彈性接合層的厚度，所述寬度大體上垂直于所述厚度。

在另一方面，本公開進一步提供一種半導體裸片組合件，其包括：襯底裸片；以及附接到所述襯底裸片的半導體裸片，所述半導體裸片包含：半導體襯底，其具有集成電路系統(tǒng)；在所述半導體襯底上方的介電結構，所述介電結構包含位于所述介電結構背對所述半導體襯底的第一側(cè)處的彈性接合層；以及包含在所述介電結構中的銅墊，所述銅墊延伸穿過所述彈性接合層且以操作方式耦合到所述集成電路系統(tǒng)，其中：至少部分地基于所述銅墊的寬度來預定所述彈性接合層的厚度，所述寬度大體上垂直于所述厚度。

在又一方面，本公開進一步提供一種方法，其包括：提供包含具有集成電路系統(tǒng)的襯底的半導體裸片；在所述襯底上形成介電結構，所述介電結構包含位于所述介電結構背對所述襯底的第一側(cè)處的彈性接合層以及所述襯底與所述彈性接合層之間的介電層；以及在所述介電結構中形成導電墊，所述導電墊延伸穿過所述彈性接合層且以操作方式耦合到所述集成電路系統(tǒng)，其中：至少部分地基于所述導電墊的寬度來預定所述彈性接合層的厚度，所述寬度大體上垂直于所述厚度。

附圖說明

參考以下各圖可更好地理解本發(fā)明技術的許多方面。圖中組件未必按比例繪制。實際上，重點在于清楚地說明本發(fā)明技術的總特征和原理。

圖1A到1D(統(tǒng)稱為“圖1”)說明用于直接接合方案的過程步驟的各個階段。

圖2是半導體裸片組合件的實例示意圖。