[發明專利]一種具有疊層結構憶阻器及其制備方法

在審

• 申請號: 202210832007.4
• 申請日: 2022-07-15
• 公開（公告）號: CN115148902A
• 公開（公告）日: 2022-10-04
• 發明（設計）人: 李祎;任升廣;繆向水
• 申請（專利權）人: 華中科技大學
• 主分類號: H01L45/00
• 分類號: H01L45/00
• 代理公司: 武漢華之喻知識產權代理有限公司 42267
• 代理人: 胡秋萍;曹葆青

本發明公開了一種具有疊層結構憶阻器及其制備方法，屬于微電子器件領域。包括：第一電極、阻變層和第二電極；阻變層設置在第一電極和第二電極之間，為第一氧化物層/第二氧化物層/第一氧化物層/…第二氧化物層/第一氧化物層，即A(BA)_n型，且n為不小于2的正整數。本發明通過采用同一材料體系的A(BA)_n型疊層結構憶阻器，減小了多層阻變層之間的界面勢壘效應，明確和增強了氧空位內建勢場的方向和場強，有效地促使外加電場的不均勻分布，更好地實現外部施加電場分布局域化，進而更精準地控制導電細絲形成和斷裂的區域，有效地解決現有憶阻器一致性差、耐久度低、阻態保持能力差、大初始化電壓等問題。

技術領域

本發明屬于微電子器件領域，更具體地，涉及一種具有疊層結構憶阻器及其制備方法。

背景技術

阻變存儲器，又稱憶阻器，作為一種新興的存儲器件，以其結構和工藝簡單、操作簡便、高密度、低功耗、高速、與CMOS工藝兼容等優勢，成為后摩爾時代新型存儲器的有利競爭者之一。

憶阻器以阻變材料為基底，如常用的過渡金屬氧化物等，可通過對其施加適用于CMOS集成電路的操作電壓，來使位于上下電極間的阻變材料形成和熔斷導電細絲。在過渡金屬氧化物阻變材料中，氧空位導電細絲區域具有比非導電細絲區域更低的阻值。因此，器件可以在外加電壓的條件下，在高電阻狀態和低電阻狀態之間來回切換。

通常情況下，具備單層過渡金屬氧化物阻變材料的憶阻器，在進行操作前需要一個大電壓進行電初始化，從而使得阻變材料軟擊穿形成較粗的氧空位導電細絲，接著在電極兩端施加負向操作電壓，熔斷此較粗的氧空位導電細絲，隨后施加正向操作電壓會形成較細的氧空位導電細絲。上述過程中的大電壓電初始化過程會導致外圍驅動電路設計復雜化，并且很可能會造成器件失效及良率下降。另一方面，導電細絲的形成位置、數量、形狀、粗細都是隨機的、不可控的，這會嚴重影響器件性能的一致性。

現有的多層結構憶阻器中，多個金屬氧化層的結構為AB、(AB)_n、(ABC)_n(參見專利CN105264682B)、ABA型(參見專利CN103311433A、US8749023B2)。

然而，現有的多層結構憶阻器存在以下缺陷和不足：1)AB、(AB)_n、(ABC)_n型憶阻器的各層阻變材料通常非同一種材料體系，首先這會增加阻變層內各層阻變材料之間的界面勢壘效應，加大載流子遷移的隨機性，對器件的阻變特性產生較大的影響；其次這幾類結構內建勢場的方向性不夠明確，并不能很好的精準控制導電細絲的形成和斷裂，仍然存在一定的隨機性。2)ABA型憶阻器阻變層的層數較少，阻變層內部的內建勢場不夠強，很難實現氧空位導電細絲的精準局域化，不能很好地減弱導電細絲的隨機演變。

因此，有必要提供一種具有同質材料的A(BA)_n型復合疊層結構的憶阻器，來實現對阻變層內導電細絲形成和斷裂的精準控制，大大減弱導電細絲的隨機演變，有效地解決了現有憶阻器一致性差、耐久度低、阻態保持能力差、大初始化電壓等問題。

發明內容

針對現有技術的缺陷，本發明的目的在于提供一種具有疊層結構憶阻器及其制備方法，旨在解決憶阻器一致性差、耐久度低、阻態保持能力差、大初始化電壓等問題。

為實現上述目的，第一方面，本發明提供了一種具有疊層結構憶阻器，包括：

第一電極、阻變層和第二電極；

所述阻變層設置在第一電極和第二電極之間；

所述阻變層為第一氧化物層/第二氧化物層/第一氧化物層/…第二氧化物層/第一氧化物層，即A(BA)_n型，且n為不小于2的正整數。

優選地，第一氧化物層和第二氧化物層材料體系相同，為一元金屬氧化物或者二元金屬氧化物中的一種或者多種。