[發(fā)明專(zhuān)利]一種FPGA的程序燒寫(xiě)裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202210817394.4
• 申請(qǐng)日: 2022-07-12
• 公開(kāi)（公告）號(hào): CN115185549A
• 公開(kāi)（公告）日: 2022-10-14
• 發(fā)明（設(shè)計(jì)）人: 霍炳秀;張澤楠;李志強(qiáng)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 天津市英貝特航天科技有限公司
• 主分類(lèi)號(hào): G06F8/61
• 分類(lèi)號(hào): G06F8/61
• 代理公司: 天津市尚文知識(shí)產(chǎn)權(quán)代理有限公司 12222
• 代理人: 黃靜

1.一種FPGA的程序燒寫(xiě)裝置，其特征在于，包括：燒寫(xiě)電路；

所述燒寫(xiě)電路由FPGA模塊、系統(tǒng)模塊、接口切換模塊和SPIFLASH存儲(chǔ)模塊組成，所述FPGA模塊分別引出第一JTAG接口，第一主接口和Program接口，所述第一JTAG接口用于測(cè)試接口，所述第一主接口連接所述接口切換模塊，所述Program接口接下拉電阻后連接到所述系統(tǒng)模塊；所述系統(tǒng)模塊還引出第二JTAG接口、第二主接口、USB接口、SD接口、第一通用接口、第二通用接口、第三通用接口和第四通用接口，所述第二JTAG接口用于測(cè)試，所述第二主接口連接到所述接口切換模塊，所述USB接口和SD接口連接分別連接USB存儲(chǔ)模塊和SD存儲(chǔ)模塊，所述第一通用接口為輸出模式，連接到所述接口切換電路，所述第二通用接口為輸出模塊，連接到所述Program接口，所述第三通用接口為輸入模塊，接上拉電阻后接地，所述第四通用接口為輸入模塊，連接USB存儲(chǔ)模塊；所述接口切換模塊連接所述SPIFLASH存儲(chǔ)模塊。

2.根據(jù)權(quán)利要求1所述FPGA的程序燒寫(xiě)裝置，其特征在于，所述接口切換模塊是高速?gòu)?fù)用器。

3.根據(jù)權(quán)利要求1所述FPGA的程序燒寫(xiě)裝置，其特征在于，所述第一通用接口的SEL信號(hào)為低電平是，所述SPIFLASH存儲(chǔ)模塊向所述FPGA模塊切換；

所述第一通用接口的SEL信號(hào)為高電平時(shí)，所述SPIFLASH存儲(chǔ)模塊向所述系統(tǒng)模塊切換。

4.根據(jù)權(quán)利要求1所述FPGA的程序燒寫(xiě)裝置，其特征在于，判斷所述第三通用接口的電平，若所述第三通用接口電平為高電平，則所述SPIFLASH存儲(chǔ)模塊直接啟動(dòng)，若所述第三通用接口的電平為低電平，則執(zhí)行如下步驟：

判斷所述第四通用接口的電平為高電平，執(zhí)行包括：從電能中復(fù)制FPGA程序到SD存儲(chǔ)模塊中；

判斷所述第四通用接口的電平為低電平，執(zhí)行包括：檢測(cè)SD存儲(chǔ)模塊中中是否存在所述FPGA程序。

5.根據(jù)權(quán)利要求4所述FPGA的程序燒寫(xiě)裝置，其特征在于，所述測(cè)SD存儲(chǔ)模塊中中是否存在所述FPGA程序，包括：

檢測(cè)到存在，則所述第一通用接口輸出低電平，將所述SPIFLASH存儲(chǔ)模塊切換到所述系統(tǒng)模塊，從所述SD存儲(chǔ)模塊中讀取所述FPGA文件進(jìn)行燒寫(xiě)。

6.根據(jù)權(quán)利要求4所述FPGA的程序燒寫(xiě)裝置，其特征在于，所述測(cè)SD存儲(chǔ)模塊中中是否存在所述FPGA程序，包括：

若檢測(cè)到不存在，則所述第一通用接口輸出高電平，所述PIFLASH存儲(chǔ)模塊切換到所述第一主接口，同時(shí)所述第二通用接口輸出高電平，拉高所述Program接口的電平，則所述FPGA啟動(dòng)，通過(guò)所述第一JTAG接口燒寫(xiě)FPGA程序。