[發明專利]一種雷達目標模擬器及其校準方法

在審

• 申請號: 202210807555.1
• 申請日: 2022-07-11
• 公開（公告）號: CN114859308A
• 公開（公告）日: 2022-08-05
• 發明（設計）人: 劉朝鋒;李德江;周洋;惠向元;李娟;楊麗;張凱
• 申請（專利權）人: 陜西昱琛航空設備股份有限公司
• 主分類號: G01S7/40
• 分類號: G01S7/40
• 代理公司: 西安鼎邁知識產權代理事務所(普通合伙) 61263
• 代理人: 李振瑞

1.一種雷達目標模擬器，其特征在于，包括下變頻單元、中頻基帶處理單元、上變頻單元、第一射頻開關和第二射頻開關，所述第二射頻開關具有輸入端和兩個輸出端，其中輸入端與所述上變頻單元電連接，其中一個輸出端用于輸出回波信號，所述第一射頻開關具有輸出端和兩個輸入端，其中輸出端與所述下變頻單元電連接，其中一個輸入端用于輸入雷達激勵信號，所述第二射頻開關的另一個輸出端和所述第一射頻開關的另一個輸入端電連接在一起；

當所述第一射頻開關和所述第二射頻開關切換至相連的狀態時，所述雷達目標模擬器處在校準模式，在校準模式下，所述中頻基帶處理單元產生并存儲中頻信號，所述中頻基帶處理單元產生的中頻信號經過所述上變頻單元處理后形成射頻信號，所述射頻信號經過所述第二射頻開關和第一射頻開關進入所述下變頻單元，所述下變頻單元對所述射頻信號進行處理后形成中頻信號，所述中頻基帶處理單元將存儲的中頻信號和所述下變頻單元生成的中頻信號進行互相關處理，處理結果中互相關最大值對應的時間為所述雷達目標模擬器的固有延遲。

2.根據權利要求1所述的一種雷達目標模擬器，其特征在于，所述第一射頻開關和第二射頻開關的控制端均與所述中頻基帶處理單元電連接，由所述中頻基帶處理單元控制所述第一射頻開關和第二射頻開關的切換狀態。

3.根據權利要求1所述的一種雷達目標模擬器，其特征在于，還包括頻綜單元，所述頻綜單元用于向所述下變頻單元和所述上變頻單元提供需要的本振信號和所述中頻基帶處理單元需要的時鐘信號。

4.根據權利要求1所述的一種雷達目標模擬器，其特征在于，所述中頻基帶處理單元包括：

ADC，用于對輸入的中頻信號轉換為數字信號；

FPGA，與所述ADC的輸出端電連接，用于產生并存儲數字中頻信號，并將所述ADC轉換得到的數字信號和存儲的數字中頻信號進行互相關處理；

DAC，與所述FPGA的輸出端電連接，用于將所述FPGA產生的數字中頻信號轉換為模擬中頻信號。

5.根據權利要求4所述的一種雷達目標模擬器，其特征在于，所述中頻基帶處理單元還包括：

鎖相環，用于將輸入的時鐘信號轉換為所述ADC、FPGA和DAC需要的時鐘信號。

6.根據權利要求4所述的一種雷達目標模擬器，其特征在于，所述FPGA采用DDS算法生成數字正弦信號，對所述數字正弦信號進行脈沖調制生成所述數字中頻信號。

7.根據權利要求4所述的一種雷達目標模擬器，其特征在于，所述ADC和DAC分別通過LVDS接口與所述FPGA電連接。

8.根據權利要求1所述的一種雷達目標模擬器，其特征在于，所述下變頻單元采用混頻器將輸入的射頻信號和本振信號進行混頻，生成中頻信號；所述上變頻單元也采用混頻器將輸入的中頻信號和本振信號進行混頻，生成射頻信號。

9.一種雷達目標模擬器的校準方法，其特征在于，包括：

將雷達目標模擬器切換至校準模式；

在校準模式下，中頻基帶處理單元產生并存儲中頻信號；

上變頻單元對所述中頻基帶處理單元產生的中頻信號進行處理后形成射頻信號；

所述射頻信號經過第二射頻開關和第一射頻開關進入下變頻單元；

所述下變頻單元對所述射頻信號進行處理后形成中頻信號；

所述中頻基帶處理單元將存儲的中頻信號和所述下變頻單元生成的中頻信號進行互相關處理，處理結果中互相關最大值對應的時間為所述雷達目標模擬器的固有延遲。

10.根據權利要求9所述的一種雷達目標模擬器的校準方法，其特征在于，在校準模式下，多次重復對固有延遲的測量，將多次測量得到的值取平均值，作為最終的固有延遲。