[發明專利]一種大尺寸晶圓中深能級缺陷態的檢測方法

在審

• 申請號: 202210801932.0
• 申請日: 2022-07-07
• 公開（公告）號: CN115020264A
• 公開（公告）日: 2022-09-06
• 發明（設計）人: 鄭理;王昊;俞文杰;程新紅;俞躍輝
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

本發明提供一種大尺寸晶圓中深能級缺陷態的檢測方法，所述檢測方法包括：提供待檢測晶圓；于所述待檢測晶圓底面刻蝕形成若干個互不連接的刻蝕區，所述待檢測晶圓底面未經刻蝕的區域被所述刻蝕區間隔為若干個未刻蝕區；于所述待檢測晶圓底面形成底面金屬層；于所述待檢測晶圓頂面形成圖形化的頂面金屬層；測量所述待檢測晶圓的深能級瞬態電容譜曲線，使用所述深能級瞬態電容譜曲線作出阿倫尼烏斯曲線，得到所述待檢測晶圓的深能級缺陷的能級位置及濃度信息。本發明所述大尺寸晶圓中深能級缺陷態的檢測方法能夠解決現有測量技術無法準確探測到大尺寸晶圓中深能級的缺陷態，同時也很難檢測到缺陷態的濃度和能級位置的問題。

技術領域

本發明涉及半導體技術領域，特別是涉及一種大尺寸晶圓中深能級缺陷態的檢測方法。

背景技術

硅是集成電路的主體材料，隨著半導體制程的不斷縮小，對硅的質量和尺寸提出了愈來愈高的要求。晶圓主要有2英寸(50mm)、3英寸(75mm)、4英寸(100mm)、6英寸(150mm)、8英寸(200mm)和12英寸(300mm)等規格。晶圓的尺寸(直徑)越大，每一個晶圓上可制造的芯片數量就越多，單位芯片的成本就降低。

硅在拉晶過程中不可避免會引入一些雜質或缺陷，這些雜質缺陷會在禁帶中形成缺陷態能級。這些深能級缺陷態對材料和器件的性能有著重要的影響，譬如，位于禁帶中的深能級缺陷態俘獲電子后不能及時釋放將嚴重影響硅器件的可靠性；因此需要對晶圓生產過程中的晶圓內缺陷態進行抽樣檢測，但是晶圓的尺寸越大，深能級的缺陷態檢測的難度越高。

以300mm大尺寸晶圓為例，其缺陷表征的手段有：HCl刻蝕后SEM檢測、銅修飾后蝕刻顯影和熱氧化后形貌表征、瞬態電容檢測方式等方法，但是這些表征方法都無法準確探測到能級較深的缺陷態，同時也很難測得濃度和能級位置。

以傳統的瞬態電容檢測方式為例，測量時與待檢測晶圓的一個表面形成肖特基結，另一個表面形成歐姆結，構成肖特基二極管結構，此肖特基二極管的漏電流較大，瞬態電容電壓會通過漏電流快速釋放，無法形成形態完整的瞬態電容譜曲線；而且漏電流大也影響了測量時測量電壓的大小及測量時的溫度范圍，無法精準的檢測到更深能級的缺陷。

因此，如何通過有效的測量方法，精確地探測深能級缺陷的能級位置和濃度，對于研究深能級缺陷對300mm大尺寸晶圓材料和器件的影響具有重要意義。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種大尺寸晶圓中深能級缺陷態的檢測方法，用于解決現有大尺寸晶圓的能級缺陷態測量技術無法準確探測到晶圓中深能級的缺陷態，同時也很難檢測到缺陷態的濃度和能級位置的問題。

為實現上述目的及其他相關目的，本發明提供一種大尺寸晶圓中深能級缺陷態的檢測方法，所述檢測方法包括以下步驟：

所述檢測方法包括以下步驟：

提供待檢測晶圓；

對所述待檢測晶圓底面刻蝕形成若干個互不連接的刻蝕區，所述待檢測晶圓底面未經刻蝕的區域被所述刻蝕區間隔劃分為若干個未刻蝕區，所述刻蝕區的表面粗糙度大于未刻蝕區的表面粗糙度；

于所述待檢測晶圓底面形成底面金屬層，其中，位于所述刻蝕區的底面金屬層與所述待檢測晶圓之間呈歐姆接觸，位于所述未刻蝕區的底面金屬層與所述待檢測晶圓之間呈肖特基接觸；

于所述待檢測晶圓頂面形成圖形化的頂面金屬層，其中，所述頂面金屬層與所述待檢測晶圓之間呈肖特基接觸；

測量所述待檢測晶圓的深能級瞬態電容譜曲線，利用所述深能級瞬態電容譜曲線作出阿倫尼烏斯曲線，并從中得到所述待檢測晶圓的深能級缺陷的能級位置及濃度信息。

可選地，將N個所述刻蝕區及K個與其相鄰的所述未刻蝕區定義為一個測試組，各所述測試組上覆蓋的所述底面金屬層之間互不連接；其中，N為大于等于1的整數，K為大于等于1的整數。