[發(fā)明專利]半導體裝置與其制造方法

在審

• 申請?zhí)枺?/td>: 202210769449.9
• 申請日: 2022-06-30
• 公開（公告）號: CN115020239A
• 公開（公告）日: 2022-09-06
• 發(fā)明（設計）人: 蕭逸楷;徐閺正;蔣光浩;郭浩中
• 申請（專利權(quán)）人: 鴻海精密工業(yè)股份有限公司;鴻揚半導體股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京派特恩知識產(chǎn)權(quán)代理有限公司 11270
• 代理人: 康艷青;王琳

形成半導體裝置的方法包含形成光阻于基板上。以光阻為遮罩，形成P型重摻雜區(qū)域于基板中。形成犧牲層于基板上并覆蓋P型重摻雜區(qū)域。執(zhí)行第一濕蝕刻工藝以圖案化犧牲層，使得犧牲層側(cè)壁在P型重摻雜區(qū)域內(nèi)側(cè)的基板上。以犧牲層為遮罩，形成N型重摻雜區(qū)域于基板中，N型重摻雜區(qū)域相鄰P型重摻雜區(qū)域。執(zhí)行第二濕蝕刻工藝以內(nèi)縮犧牲層至N型重摻雜區(qū)域內(nèi)側(cè)的基板。以犧牲層為遮罩，形成P型輕摻雜區(qū)域于基板中，P型輕摻雜區(qū)域相鄰N型重摻雜區(qū)域且接觸P型重摻雜區(qū)域與N型重摻雜區(qū)域的底部。移除犧牲層。本方法可降低半導體裝置的阻抗。

技術(shù)領(lǐng)域

本發(fā)明的一些實施方式是關(guān)于半導體裝置與其制造方法。

背景技術(shù)

碳化硅功率晶體管具有高阻隔電壓、低導通電阻、高熱傳導性的特性，使得碳化硅功率晶體管越來越受重視。其中，碳化硅功率晶體管的阻抗可由晶體管中的不同元件的阻抗組成，例如觸點、通道、柵極、磊晶層、基板的阻抗。其中，通道的阻抗值占了碳化硅功率晶體管中的阻抗值的一大部分。

發(fā)明內(nèi)容

本發(fā)明的一些實施方式提供一種形成半導體裝置的方法，包含形成光阻層于基板上。以光阻層為遮罩，形成P型重摻雜區(qū)域于基板中。形成犧牲層于基板上，并覆蓋P型重摻雜區(qū)域。執(zhí)行第一濕式蝕刻工藝以圖案化犧牲層，使得犧牲層的側(cè)壁位于P型重摻雜區(qū)域內(nèi)側(cè)的基板上。以犧牲層為遮罩，形成N型重摻雜區(qū)域于基板中，N型重摻雜區(qū)域相鄰P型重摻雜區(qū)域。執(zhí)行第二濕式蝕刻工藝以內(nèi)縮犧牲層的側(cè)壁至N型重摻雜區(qū)域內(nèi)側(cè)的基板。以犧牲層為遮罩，形成P型輕摻雜區(qū)域于基板中，P型輕摻雜區(qū)域相鄰N型重摻雜區(qū)域，且接觸P型重摻雜區(qū)域的底部與N型重摻雜區(qū)域的底部。移除犧牲層。

在一些實施方式中，執(zhí)行第二濕式蝕刻工藝時，根據(jù)犧牲層的側(cè)壁的內(nèi)縮程度以控制第二濕式蝕刻工藝的時間。

在一些實施方式中，形成犧牲層于基板上包含形成第一介電層于基板上。形成第二介電層于第一介電層上，第二介電層與第一介電層由不同材料制成。

在一些實施方式中，執(zhí)行第一濕式蝕刻工藝以內(nèi)縮犧牲層的側(cè)壁包含退縮第二介電層的側(cè)壁至P型重摻雜區(qū)域內(nèi)側(cè)的基板上方。

在一些實施方式中，形成P型輕摻雜區(qū)域時，摻雜劑穿過第一介電層植入至基板中。

在一些實施方式中，方法還包含形成介電層于基板上。形成導電層于介電層上。

在一些實施方式中，方法還包含圖案化介電層與導電層以形成柵極介電層與柵極層于基板上，其中柵極介電層接觸N型重摻雜區(qū)域。

在一些實施方式中，方法還包含在移除犧牲層之后，對P型輕摻雜區(qū)域、N型重摻雜區(qū)域與P型重摻雜區(qū)域執(zhí)行退火工藝。

本發(fā)明的一些實施方式提供一種半導體裝置，包含基板、P型重摻雜區(qū)域、N型重摻雜區(qū)域、P型輕摻雜區(qū)域、柵極介電層與柵極層。P型重摻雜區(qū)域在基板中。N型重摻雜區(qū)域在基板中且相鄰P型重摻雜區(qū)域。P型輕摻雜區(qū)域在基板中且包覆P型重摻雜區(qū)域與N型重摻雜區(qū)域。柵極介電層覆蓋部分的P型輕摻雜區(qū)域。柵極層在柵極介電層上。

在一些實施方式中，P型輕摻雜區(qū)域包含通道區(qū)域，通道區(qū)域相鄰N型重摻雜區(qū)域，且通道區(qū)域的寬度為200納米至2000納米。

綜上所述，可控制犧牲層內(nèi)縮的程度來控制P型輕摻雜區(qū)域的通道區(qū)域的長度，以定義出精確的通道區(qū)域的長度，進一步降低半導體裝置的阻抗。

附圖說明

圖1至圖12繪示本發(fā)明的一些實施方式中的半導體裝置工藝的中間階段的橫截面視圖。

具體實施方式

本發(fā)明的一些實施方式是關(guān)于降低半導體裝置(例如晶體管)的阻抗的方法。可通過準確控制濕式蝕刻工藝的時間來精確定義出半導體裝置的通道長度。因此，可準確定義出通道長度的極限值來降低半導體裝置的阻抗。