[發(fā)明專利]一種晶圓測(cè)試用缺陷檢測(cè)結(jié)構(gòu)及其方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202210766829.7
• 申請(qǐng)日: 2022-06-30
• 公開（公告）號(hào): CN114975156A
• 公開（公告）日: 2022-08-30
• 發(fā)明（設(shè)計(jì)）人: 夏禹;董穎;何志斌
• 申請(qǐng)（專利權(quán)）人: 上海華力集成電路制造有限公司
• 主分類號(hào): H01L21/66
• 分類號(hào): H01L21/66;H01L21/67
• 代理公司: 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 31211
• 代理人: 戴廣志

1.一種晶圓測(cè)試用缺陷檢測(cè)結(jié)構(gòu)，其特征在于，該結(jié)構(gòu)包括：若干檢測(cè)組；

所述檢測(cè)組兩端包括相鄰預(yù)設(shè)間距的第一晶圓連接、M0金屬層和第二晶圓連接、以及用于對(duì)所述M0金屬層進(jìn)行切割的M0切割結(jié)構(gòu)，其中，所述第一晶圓連接和所述第二晶圓連接之間包括預(yù)設(shè)間距的鰭Fin；

所述M0金屬層通過金屬連線層導(dǎo)出，所述第一晶圓連接和所述第二晶圓連接通過第一層金屬連線層導(dǎo)出。

2.根據(jù)權(quán)利要求1所述的晶圓測(cè)試用缺陷檢測(cè)結(jié)構(gòu)，其特征在于，所述鰭Fin之間的預(yù)設(shè)間距為側(cè)墻融合間距。

3.根據(jù)權(quán)利要求1所述的晶圓測(cè)試用缺陷檢測(cè)結(jié)構(gòu)，其特征在于，所述第一晶圓連接、所述M0金屬層和所述第二晶圓連接之間的相鄰預(yù)設(shè)間距根據(jù)最小線寬尺寸要求與線間最小間距要求設(shè)置。

4.根據(jù)權(quán)利要求1所述的晶圓測(cè)試用缺陷檢測(cè)結(jié)構(gòu)，其特征在于，所述M0金屬層跨在待測(cè)鰭Fin上。

5.根據(jù)權(quán)利要求1所述的晶圓測(cè)試用缺陷檢測(cè)結(jié)構(gòu)，其特征在于，所述M0金屬層通過上層金屬接觸孔處的金屬連線層導(dǎo)出。

6.根據(jù)權(quán)利要求1所述的晶圓測(cè)試用缺陷檢測(cè)結(jié)構(gòu)，其特征在于，所述第一晶圓連接和所述第二晶圓連接通過柵極金屬接觸孔處的第一層金屬連線層導(dǎo)出。

7.一種晶圓測(cè)試用缺陷檢測(cè)方法，其特征在于，所述方法適用于上述權(quán)利要求1所述的晶圓測(cè)試用缺陷檢測(cè)結(jié)構(gòu)，所述方法包括：

檢測(cè)開始時(shí)，各晶圓連接處全部加壓開啟；

在第一位置處和第二位置處加電壓測(cè)電流，所述第一位置與缺陷鰭Fin平行，所述第二位置位于所述第一位置的上下側(cè)且平行；

響應(yīng)于缺陷鰭Fin存在，所述第一位置，和/或，所述第二位置處存在導(dǎo)通大電流；

響應(yīng)于缺陷鰭Fin不存在，所述第一位置，和/或，所述第二位置處存在微電流。

8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述各晶圓連接處的加壓位置位于所述第一位置和所述第二位置的上方。

9.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述晶圓測(cè)試用缺陷檢測(cè)方法適用于14nm及以下Fin-FET制程。