[發明專利]一種交換芯片上電控制的方法、系統及設備

有效

• 申請號: 202210763605.0
• 申請日: 2022-06-30
• 公開（公告）號: CN115514724B
• 公開（公告）日: 2023-08-18
• 發明（設計）人: 羅媛媛;季冬冬
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: H04L49/40
• 分類號: H04L49/40
• 代理公司: 北京連和連知識產權代理有限公司 11278
• 代理人: 豐行;楊帆

本發明提供了一種交換芯片上電控制的方法、系統、存儲介質及設備，方法包括：利用大規模可編程器件接收由模數轉換器傳輸的一個采樣時鐘時鐘周期內的時鐘數字信號；利用大規模可編程器件計算時鐘數字信號的變異系數值；并且在變異系數值相等時，判定交換芯片的時鐘信號穩定并利用大規模可編程器件對交換芯片上電。根據本發明在交換芯片上電控制過程中實現了自動檢測交換芯片時鐘信號穩定及控制交換芯片的上電進程。

技術領域

本發明涉及芯片技術領域，尤其涉及硬件監控技術領域，具體涉及一種交換芯片上電控制的方法、系統、存儲介質及設備。

背景技術

CPLD（?Complex?Programmable?Logic?Device，復雜可編程邏輯器件?）/FPGA（Field?Programmable?Gate?Array，現場可編程門陣列）作為大規模可編程器件，具有快速響應、密度高、功耗低等優點，在現代控制及自動化設備開發中具有廣泛應用。在以太網交換系統中，主要通過CPLD/FPGA實現交換芯片的上電控制。

交換芯片作為以太網交換機核心芯片之一，決定了交換機的性能。在交換芯片的上電控制過程中，對上電時序有嚴格要求，正確的上電時序是保證交換芯片或交換機正常工作的前提。一般地，在交換芯片上電過程中，需要等待交換芯片輸出的時鐘信號穩定0.5ms之后方可繼續對交換芯片進行上電。

一般情況下，通過人工測量從IO電穩定到交換芯片輸出的時鐘信號穩定的時間間隔，來設置合適的延時時間進行控制，延時時間需要多次測量決定。或者為了保證有穩定的時鐘信號，將延時時間盡可能增大，然而此舉措會使得交換芯片的整體上電時間拉長，不僅浪費時間，而且沒有發揮出CPLD/FPGA快速響應，并行計算的優勢。

因此，針對問題，需要提出一種更優的交換芯片上電控制模式，以實現自動檢測交換芯片時鐘信號穩定及控制交換芯片的上電進程。

發明內容

有鑒于此，本發明的目的在于提出一種改進的交換芯片上電控制的方法、系統、存儲介質及設備，以實現自動檢測交換芯片時鐘信號穩定及控制交換芯片的上電進程。

基于上述目的，一方面，本發明提供了一種交換芯片上電控制的方法，其中該方法包括以下步驟：

利用大規模可編程器件接收由模數轉換器傳輸的一個采樣時鐘時鐘周期內的時鐘數字信號；

利用所述大規模可編程器件計算所述時鐘數字信號的變異系數值；并且

在所述變異系數值相等時，判定所述交換芯片的時鐘信號穩定并利用所述大規模可編程器件對所述交換芯片上電。

在根據本發明的交換芯片上電控制的方法的一些實施例中，所述利用所述大規模可編程器件計算所述時鐘數字信號的變異系數值包括：

設置信號閾值；

將接收的所述時鐘數字信號與所述信號閾值進行比較并保留大于等于所述信號閾值的所述時鐘數字信號；以及

對保留的所述時鐘數字信號計算所述變異系數值。

在根據本發明的交換芯片上電控制的方法的一些實施例中，所述信號閾值為穩定時鐘脈沖的高電平的1/2。

在根據本發明的交換芯片上電控制的方法的一些實施例中，所述計算所述變異系數值包括：

利用所述大規模可編程器件對保留的所述時鐘數字信號進行分組，并計算各組的平均值和標準差；以及

按照下式獲得各組的所述變異系數值：變異系數值=平均值/標準差×100%。

在根據本發明的交換芯片上電控制的方法的一些實施例中，在連續規定次數的組的所述變異系數值相等時，判定所述交換芯片的時鐘信號穩定并利用所述大規模可編程器件對所述交換芯片上電。