[發明專利]可編程修調比特實現電路及驅動電路

有效

• 申請號: 202210762006.7
• 申請日: 2022-06-30
• 公開（公告）號: CN115016593B
• 公開（公告）日: 2023-10-20
• 發明（設計）人: 徐劍;徐京偉
• 申請（專利權）人: 華大半導體有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 上海智晟知識產權代理事務所(特殊普通合伙) 31313
• 代理人: 張東梅

本發明提供了一種可編程修調比特實現電路及驅動電路，包括：脈沖產生電路，被配置為產生脈沖時鐘信號，以提供至鎖存電路；鎖存電路，被配置為采用脈沖時鐘信號將可編程電流輸入信號的比特位進行鎖存；電流鏡電路，被配置為提供脈沖產生電路和鎖存電路的驅動電流；以及可編程驅動電流實現電路，被配置為根據鎖存的比特位調節電流。

技術領域

本發明涉及集成電路技術領域，特別涉及一種可編程修調比特實現電路及驅動電路。

背景技術

在某些具體應用中為滿足如系統電磁兼容等指標要求，需要調整驅動電流源與驅動電流沉的大小?，F有技術中只在低電壓(如48V)驅動中具有可編程電流功能，但高電壓驅動芯片中無法實現，一般都是通過芯片外部串聯在驅動管柵極的電阻來調整驅動電流的大小。在系統調試過程中，不僅增加了調試人員的工作復雜度和工作時間，還增加了調試成本。

發明內容

本發明的目的還在于提供一種可編程修調比特實現電路及驅動電路，以解決現有的高電壓驅動芯片中無法實現可編程電流功能的問題。

為解決上述技術問題，本發明提供一種可編程修調比特實現電路，包括：

脈沖產生電路，被配置為產生脈沖時鐘信號，以提供至鎖存電路；

鎖存電路，被配置為采用脈沖時鐘信號將可編程電流輸入信號的比特位進行鎖存；

電流鏡電路，被配置為提供脈沖產生電路和鎖存電路的驅動電流；以及

可編程驅動電流實現電路，被配置為根據鎖存的比特位調節電流。

可選的，在所述的可編程修調比特實現電路中，脈沖產生電路包括：

第一上升沿信號延遲模塊，被配置為根據初始電平信號生成第一上升沿信號延遲信號；以及

上升沿信號脈沖生成模塊，被配置為根據第一上升沿信號延遲信號的上升沿信號產生固定時間的脈沖信號；

其中脈沖信號提供至電流鏡電路支路上的控制端，以產生脈沖時鐘信號。

可選的，在所述的可編程修調比特實現電路中，鎖存電路的數量至少為一個，每個鎖存電路包括：

D觸發器，其第一輸入端輸入可編程電流輸入信號的第N個比特位，其第二輸入端輸入脈沖時鐘信號，其輸出端輸出一個可編程電流鎖存輸出信號。

可選的，在所述的可編程修調比特實現電路中，在鎖存電路中：

可編程電流輸入信號的第N個比特位和第一上升沿信號延遲信號通過與門后提供至電流鏡電路的第N個支路上的控制端，以產生可編程電流輸入信號的比特位，再經過一個上升沿信號延遲模塊后提供至D觸發器的第一輸入端；

脈沖時鐘信號經過一個上升沿信號延遲模塊后提供至D觸發器的第二輸入端。

可選的，在所述的可編程修調比特實現電路中，電流鏡電路包括提供電源域下的偏置電流的電流源和多個支路，其中：

電流源和每個支路均包括電流鏡晶體管，每個支路還均包括高壓器件作為控制端，以及電阻和齊納二極管并聯組成的電路。

可選的，在所述的可編程修調比特實現電路中，

所述可編程驅動電流實現電路，被配置為根據多個可編程電流鎖存輸出信號，生成多比特解碼輸出信號，以控制電流源和電流沉的電流大小。

可選的，在所述的可編程修調比特實現電路中，可編程驅動電流實現電路包括：

多比特解碼電路，被配置為根據多個可編程電流鎖存輸出信號，生成多比特解碼輸出信號；以及