[發(fā)明專利]一種LDMOS晶體管及其制作方法

有效

• 申請?zhí)枺?/td>: 202210745452.7
• 申請日: 2022-06-29
• 公開（公告）號: CN114823345B
• 公開（公告）日: 2022-09-09
• 發(fā)明（設(shè)計(jì)）人: 姜?dú)J;于紹欣
• 申請（專利權(quán)）人: 廣州粵芯半導(dǎo)體技術(shù)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/08;H01L29/78;H01L21/768
• 代理公司: 上海光華專利事務(wù)所(普通合伙) 31219
• 代理人: 余明偉

本發(fā)明提供一種LDMOS晶體管及其制作方法，該LDMOS晶體管包括襯底、埋層、外延層、柵極結(jié)構(gòu)、層間介質(zhì)層及第一插塞，其中，埋層位于襯底的上表層；外延層位于埋層上表面，外延層包括有源區(qū)及位于有源區(qū)中的漂移區(qū)，漂移區(qū)的上表層設(shè)有漏極區(qū)，柵極結(jié)構(gòu)位于漂移區(qū)的上表面；層間介質(zhì)層覆蓋柵極結(jié)構(gòu)與有源區(qū)的顯露表面，層間介質(zhì)層中顯露漏極區(qū)的第一接觸孔，填充第一接觸孔的第一插塞為非晶化第一插塞，第一插塞與漏極區(qū)接觸處設(shè)有非晶化接觸區(qū)。本發(fā)明通過于LDMOS晶體管通過將第一接觸孔過刻并填充非晶化第一插塞，且第一插塞與漏極區(qū)的接觸處形成非晶化高阻區(qū)，降低了第一插塞的阻值的同時(shí)增大漂移區(qū)電阻，繼而縮小器件的尺寸。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，涉及一種LDMOS晶體管及其制作方法。

背景技術(shù)

BCD（Bipolar CMOS DMOS）工藝把雙極器件、CMOS（Complementary Metal OxideSemiconductor）器件和DMOS（Double-diffusion Metal Oxide Semiconductor）器件同時(shí)制作在同一芯片上，它綜合了雙極器件高跨導(dǎo)、強(qiáng)負(fù)載驅(qū)動(dòng)能力和CMOS集成度高、低功耗的優(yōu)點(diǎn)，使其互相取長補(bǔ)短，發(fā)揮各自的優(yōu)點(diǎn)。其中，DMOS器件是BCD電路中的核心所在，為了更好的與IC（Integrated Circuit）成熟制程進(jìn)行工藝集成，一般采用橫向的DMOS，即LDMOS（Lateral Double-diffusion Metal Oxide Semiconductor）。為了達(dá)到高性能LDMOS（主要指獲取較高的擊穿電壓的同時(shí)，還具有較低的導(dǎo)通電阻值）、低成本、高密度，各種LDMOS的結(jié)構(gòu)的研究層出不窮，圖1所示，為一種LDMOS晶體管的剖面結(jié)構(gòu)示意圖，包括襯底01、埋層011、外延層02、第二導(dǎo)電類型深阱區(qū)021、溝槽022、隔離層0221、有源區(qū)023、漂移區(qū)024、漏極區(qū)0241、溝道區(qū)025、源極區(qū)0251、溝道接觸區(qū)0252、柵極結(jié)構(gòu)03、場板層031、柵導(dǎo)電層032、隔離側(cè)墻033、低阻層04、層間介質(zhì)層05、第一接觸孔051、第二接觸孔052、第三接觸孔053、第一插塞054、第二插塞055及第三插塞056，該LDMOS晶體管采用多晶硅下置場板結(jié)構(gòu)、源體源（Source Body Source，簡稱SBS）結(jié)構(gòu)、自對準(zhǔn)溝道注入。

一般來說，為了提高器件的擊穿電壓BV（Breakdown Voltage），除了增加場板的長度及厚度之外，還需要將漏端接觸孔和多晶柵之間的距離拉大，形成一段高阻值降壓區(qū)域，但這樣的缺點(diǎn)是增加了器件的面積。

因此，亟需一種不改變器件的擊穿電壓同時(shí)降低器件的面積的LDMOS晶體管制作方法。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種LDMOS晶體管及其制作方法，用于解決現(xiàn)有技術(shù)中提高器件的擊穿電壓的同時(shí)導(dǎo)致器件面積增加的問題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供了一種LDMOS晶體管的制作方法，包括以下步驟：

提供一襯底，于所述襯底的上表層形成一第一導(dǎo)電類型埋層，并于所述埋層的上表面形成一第二導(dǎo)電類型外延層；

于所述外延層中形成包括有源區(qū)及兩個(gè)位于所述有源區(qū)中且間隔預(yù)設(shè)距離的第一導(dǎo)電類型漂移區(qū)，并于所述漂移區(qū)的上表面形成柵極結(jié)構(gòu)，于所述漂移區(qū)的上表層形成與所述漂移區(qū)側(cè)壁間隔預(yù)設(shè)距離的第一導(dǎo)電類型漏極區(qū)，且所述柵極結(jié)構(gòu)的一端延伸至所述漏極區(qū)的上表面，所述漏極區(qū)之間的間隔距離大于所述柵極結(jié)構(gòu)之間的間隔距離；

于所述柵極結(jié)構(gòu)及所述有源區(qū)的顯露表面形成覆蓋所述柵極結(jié)構(gòu)及所述有源區(qū)顯露表面的層間介質(zhì)層，并于所述層間介質(zhì)層中形成貫穿所述層間介質(zhì)層并顯露出所述漏極區(qū)的第一接觸孔，且所述第一接觸孔的底面低于所述漏極區(qū)的上表面；

對所述第一接觸孔進(jìn)行第一導(dǎo)電類型離子注入，于所述第一接觸孔中形成第一插塞并快速退火以使所述第一插塞非晶化，同時(shí)使所述第一插塞與所述漏極區(qū)的接觸處形成非晶化高阻區(qū)。