[發明專利]多柵極器件的柵極結構

在審

• 申請號: 202210722668.1
• 申請日: 2022-06-24
• 公開（公告）號: CN116598346A
• 公開（公告）日: 2023-08-15
• 發明（設計）人: 邱詩航;王唯誠;劉冠廷;徐志安
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/336;H01L29/78
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 朱亦林

本公開涉及多柵極器件的柵極結構。根據本公開的方法包括提供襯底，該襯底包括圍繞在有源區域之上的虛設柵極堆疊和沿著虛設柵極堆疊的側壁延伸的間隔件層，選擇性地去除虛設柵極堆疊以形成暴露有源區域的柵極溝槽，在有源區域之上沉積柵極電介質層，在柵極電介質層之上沉積至少一個功函數層，在至少一個功函數層之上沉積鎢層，以及在鎢層之上沉積氮化鎢層。

技術領域

本公開涉及多柵極器件的柵極結構。

背景技術

半導體集成電路(IC)行業經歷了指數增長。IC材料和設計的技術進步已經產生了幾代IC，每一代都具有比上一代更小和更復雜的電路。在IC演變過程中，功能密度(即單位芯片面積的互連器件的數量)通常增大，而幾何尺寸(即能夠使用制造工藝制造的最小組件(或線))則減小。這種縮小過程通常通過提高生產效率和降低相關成本來提供益處。這種縮小也增加了加工和制造IC的復雜度。

例如，隨著集成電路(IC)技術向更小的技術節點發展，引入了多柵極金屬氧化物半導體場效應晶體管(多柵極MOSFET，或多柵極器件)，以通過增加柵極溝道耦合、減少關態電流和減少短溝道效應(SCE)來改善柵極控制。多柵極器件通常是指具有設置在溝道區域的多于一側之上的柵極結構或其一部分的器件。鰭式場效應晶體管(FinFET)和多橋溝道(MBC)晶體管是多柵極器件的示例，它們已成為高性能和低泄漏應用的流行和有希望的候選者。FinFET的抬升溝道(elevated?channel)被柵極在多于一側圍繞(例如，柵極圍繞從襯底延伸的半導體材料的“鰭”的頂部和側壁)。MBC晶體管的柵極結構可以部分或全部圍繞溝道區域延伸，以在兩側或更多側提供對溝道區域的訪問。由于MBC晶體管的柵極結構圍繞溝道區域，MBC晶體管也可以被稱為環繞柵極晶體管(SGT)或柵極全環繞(GAA)晶體管。MBC晶體管的溝道區域可以由納米線、納米片或其他納米結構形成，因此，MBC晶體管也可以稱為納米線晶體管或納米片晶體管。

由于多柵極晶體管的柵極結構垂直延伸以圍繞在鰭或多個納米結構之上，形成沒有接縫或空隙的柵極結構可能具有挑戰性。此類接縫或空隙可能在柵極結構經受任何柵極凹陷工藝時導致不均勻。因此，雖然現有的多柵極晶體管的柵極結構通常足以滿足其一般用途，但它們并非在所有方面都令人滿意。

發明內容

根據本公開的一個方面，提供了一種用于制造半導體結構的方法，包括：提供襯底，該襯底包括：虛設柵極堆疊，圍繞在有源區域之上，以及間隔件層，沿著所述虛設柵極堆疊的側壁延伸；選擇性地去除所述虛設柵極堆疊以形成暴露所述有源區域的柵極溝槽；在所述有源區域之上沉積柵極電介質層；在所述柵極電介質層之上沉積至少一個功函數層；在所述至少一個功函數層之上沉積鎢層；以及在所述鎢層之上沉積氮化鎢層。

根據本公開的另一方面，提供了一種用于制造半導體結構的方法，包括：提供襯底，該襯底包括：第一外延特征和第二外延特征，溝道區域，夾在所述第一外延特征和所述第二外延特征之間，虛設柵極堆疊，圍繞在所述溝道區域之上，間隔件層，沿著所述虛設柵極堆疊的側壁延伸，以及電介質層，設置在所述第一外延特征和所述第二外延特征之上；選擇性地回蝕所述電介質層，使得所述電介質層的頂表面低于所述虛設柵極堆疊的頂表面；在所述選擇性地回蝕之后，在所述電介質層之上共形沉積硬掩模層；在所述共形沉積之后，平坦化所述襯底以在所述電介質層之上形成硬掩模特征；在所述平坦化之后，選擇性地去除所述虛設柵極堆疊，以形成暴露所述溝道區域的柵極溝槽；在所述溝道區域之上沉積柵極電介質層；在所述柵極電介質層之上沉積至少一個功函數層；使用第一原子層沉積ALD工藝在所述至少一個功函數層之上沉積鎢層；以及使用第二ALD工藝在所述鎢層之上沉積氮化鎢層。

根據本公開的又一方面，提供了一種半導體器件，包括：溝道區域，設置在第一源極/漏極特征和第二源極/漏極特征之間；柵極結構，圍繞在所述溝道區域之上并且包括：高k柵極電介質層，至少一個功函數金屬層，在所述高k柵極電介質層之上，鎢層，在所述至少一個功函數金屬層之上，和氮化鎢層，在所述鎢層之上，其中，所述氮化鎢層包括小于2nm的晶粒尺寸；以及電介質帽蓋層，在所述氮化鎢層之上。

附圖說明