[發(fā)明專利]基于圖神經(jīng)網(wǎng)絡(luò)的芯片布圖規(guī)劃方法、裝置及存儲介質(zhì)

在審

• 申請?zhí)枺?/td>: 202210707368.6
• 申請日: 2022-06-21
• 公開（公告）號: CN115081381A
• 公開（公告）日: 2022-09-20
• 發(fā)明（設(shè)計(jì)）人: 鞠子怡;劉怡婷;周海;王佳;楊帆;曾璇;尚笠;董明智;李正明
• 申請（專利權(quán)）人: 上海伴芯科技有限公司;復(fù)旦大學(xué)
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06N3/04;G06N3/08
• 代理公司: 上海碩力知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31251
• 代理人: 郭桂峰

本發(fā)明提供了一種基于圖神經(jīng)網(wǎng)絡(luò)的芯片布圖規(guī)劃方法、裝置及存儲介質(zhì)，包括：生成具有最優(yōu)模塊布局的訓(xùn)練數(shù)據(jù)集；基于變分圖自動編碼器框架構(gòu)建模塊布局模型；用訓(xùn)練數(shù)據(jù)集訓(xùn)練模塊布局模型，得到訓(xùn)練好的模塊布局模型，使之學(xué)習(xí)到最優(yōu)模塊布局的關(guān)鍵特征；根據(jù)目標(biāo)芯片的電路網(wǎng)表對目標(biāo)芯片的電路進(jìn)行電路劃分，得到所有模塊以及模塊之間的互連信息；根據(jù)模塊之間的互連信息，利用訓(xùn)練好的模塊布局模型確定每個模塊在目標(biāo)芯片中的位置。本發(fā)明提供的布圖規(guī)劃方法相對傳統(tǒng)的數(shù)學(xué)解析法或構(gòu)造法具有更快的收斂速度和更強(qiáng)的線長優(yōu)化能力。

技術(shù)領(lǐng)域

本發(fā)明涉及芯片設(shè)計(jì)領(lǐng)域，尤指一種基于圖神經(jīng)網(wǎng)絡(luò)的芯片布圖規(guī)劃方法、裝置及存儲介質(zhì)。

背景技術(shù)

布圖規(guī)劃(floorplan)是對電路主要功能模塊在試驗(yàn)性布局中的圖形表示，是超大規(guī)模集成電路物理設(shè)計(jì)中重要的一環(huán)，它的結(jié)果對后續(xù)的芯片布局與布線算法有直接影響。

布圖規(guī)劃主要是電路主要功能模塊的布局。現(xiàn)有技術(shù)中，有一種模塊級的布局算法是將模塊的位置表示為序列對(sequence pair)或者B*樹，然后再利用模擬退火法、遺傳算法或者粒子群優(yōu)化算法優(yōu)化模塊位置，從而得到理想的結(jié)果。這種方法的好處是，前者通過合理的表示降低了問題搜索空間的復(fù)雜度，后者能夠跳出局部最優(yōu)值，達(dá)到想要的結(jié)果，但是這需要特別長的運(yùn)算時間才能得到。

還有一種典型的算法是解析法。解析法將帶約束的可行性布圖規(guī)劃用一系列方程組來描述，通過數(shù)學(xué)規(guī)劃的方式求解這一系列方程組，其中優(yōu)化目標(biāo)往往是線長最短，約束條件一般是模塊不重疊且整個芯片中模塊的密度不超過一定的閾值。該方法面對的主要挑戰(zhàn)仍然是處理速度慢。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種基于圖神經(jīng)網(wǎng)絡(luò)的芯片布圖規(guī)劃方法、裝置及存儲介質(zhì)，用于解決現(xiàn)有技術(shù)需要特別長的時間才能達(dá)到收斂，處理速度慢的問題。

本發(fā)明提供的技術(shù)方案如下：

一種基于圖神經(jīng)網(wǎng)絡(luò)的芯片布圖規(guī)劃方法，包括：生成訓(xùn)練數(shù)據(jù)集，所述訓(xùn)練數(shù)據(jù)集的每份樣本對應(yīng)一種最優(yōu)模塊布局，所述樣本包括對應(yīng)的最優(yōu)模塊布局中模塊之間的互連信息和各個模塊的位置信息；所述最優(yōu)模塊布局為所有符合所述模塊之間的互連信息的模塊布局中互連總線長最短的布局；

基于變分圖自動編碼器框架構(gòu)建模塊布局模型，所述變分圖自動編碼器包括編碼器和解碼器，所述編碼器將輸入的模塊之間的互連信息編碼成為一個隱空間的分布，所述解碼器根據(jù)從所述隱空間抽取的樣本預(yù)測與所述輸入的模塊之間的互連信息對應(yīng)的模塊布局中各個模塊的位置信息；

用所述訓(xùn)練數(shù)據(jù)集訓(xùn)練所述模塊布局模型，得到訓(xùn)練好的模塊布局模型；其中包括：計(jì)算所述模塊布局模型針對所述訓(xùn)練數(shù)據(jù)集中每個樣本的模塊之間的互連信息預(yù)測的模塊布局與所述樣本對應(yīng)的最優(yōu)模塊布局之間的重構(gòu)損失；計(jì)算所述隱空間的分布與高斯分布之間的KL散度；將所述重構(gòu)損失與所述KL散度組合成為所述模塊布局模型的損失函數(shù)；

根據(jù)目標(biāo)芯片的電路網(wǎng)表對所述目標(biāo)芯片的電路進(jìn)行電路劃分，得到所有模塊以及所述模塊之間的互連信息；

根據(jù)所述模塊之間的互連信息，利用所述訓(xùn)練好的模塊布局模型確定每個模塊在所述目標(biāo)芯片中的位置。

在一些實(shí)施例中，所述訓(xùn)練數(shù)據(jù)集的每份樣本的生成包括：

獲取模塊數(shù)n、每個模塊的鄰居數(shù)以及每個模塊到各個鄰居的連接數(shù)；

創(chuàng)建一個空的芯片區(qū)域，按照所述模塊數(shù)n將所述芯片區(qū)域均勻分割成對應(yīng)數(shù)量的子區(qū)域，每個子區(qū)域代表一個模塊；

遍歷所有模塊，對每個模塊執(zhí)行以下操作：從距離最近的周邊模塊開始，按照距離增大的順序確定所述模塊的所有鄰居，并按照距離越近的鄰居分配的連接數(shù)越多的規(guī)則，分配所述模塊到各個鄰居的連接數(shù)。

在一些實(shí)施例中，所述獲取每個模塊的鄰居數(shù)以及每個模塊到各個鄰居的連接數(shù)包括：