[發(fā)明專利]一種基于PN結(jié)的結(jié)型柵增強(qiáng)型GaN器件

在審

• 申請?zhí)枺?/td>: 202210698446.0
• 申請日: 2022-06-20
• 公開（公告）號: CN115172452A
• 公開（公告）日: 2022-10-11
• 發(fā)明（設(shè)計）人: 易波
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/45;H01L29/06;H01L21/335;H01L29/778
• 代理公司: 電子科技大學(xué)專利中心 51203
• 代理人: 甘茂

本發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，提供一種基于PN結(jié)的結(jié)型柵增強(qiáng)型GaN器件，用于解決現(xiàn)有器件存在的如柵壓擺幅窄、柵極漏電大、工藝要求高、比導(dǎo)通電阻高、成本高、電熱穩(wěn)定性差等諸多問題。本發(fā)明利用寬禁帶P型半導(dǎo)體耗盡其下方的高濃度二維電子氣，獲得增強(qiáng)型器件；同時，在P型寬禁帶半導(dǎo)體上設(shè)反偏N型半導(dǎo)體形成結(jié)型柵，阻止柵極向P型寬禁帶半導(dǎo)體層注入電流，從而獲得極低的柵極漏電；并且，通過在源、漏通道區(qū)域同步引入N型半導(dǎo)體形成雙層勢壘結(jié)構(gòu)，提高源漏通道區(qū)域的二維電子氣密度；最終使得本發(fā)明增強(qiáng)型GaN器件具有柵壓擺幅大、柵極漏電低、溝道比導(dǎo)通電阻小、閾值電壓一致性高、工藝簡單、成本低、穩(wěn)定性高等優(yōu)點(diǎn)。

技術(shù)領(lǐng)域

本發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，涉及高壓半導(dǎo)體器件，具體提供一種基于PN結(jié)的結(jié)型柵增強(qiáng)型GaN器件。

背景技術(shù)

GaN器件作為三代半導(dǎo)體器件，其固有的物理性質(zhì)使其非常適合高頻、高功率等應(yīng)用；增強(qiáng)型GaN器件在電力電子應(yīng)用中可以省掉保護(hù)電路、提高系統(tǒng)可靠性等，所以一直是研究的重點(diǎn)。

傳統(tǒng)的增強(qiáng)型橫向GaN器件主要包括p-GaN柵或者p-AlGaN柵增強(qiáng)型HEMT器件、Recess-gate HEMT以及采用氟離子注入的HEMT。其中，p-GaN柵或者p-AlGaN柵增強(qiáng)型HEMT器件是利用p-GaN或者p-AlGaN來耗盡溝道處的二維電子氣，如文獻(xiàn)“Y.Uemotoet al.,“Gate injection transistor(GIT)—A normally-off AlGaN/GaN power transistorusing conductivity modulation,”IEEETrans.Electron Devices,vol.54,no.12,pp.3393–3399,Dec.2007.”中所述，其結(jié)構(gòu)如圖1所示；但是p-GaN或者p-AlGaN與勢壘層形成的PN二極管在柵壓～3V時將導(dǎo)通，從而引入很大的柵電流，增加驅(qū)動損耗，上述特性限制了柵壓擺幅，一般不超過5V，從而增加了驅(qū)動電路設(shè)計難度；并且p-GaN柵和金屬柵電極一般形成反偏肖特基接觸以降低柵電流，但是肖特基接觸可靠性、穩(wěn)定性較低，從而使得柵極漏電的可靠性、穩(wěn)定性較低。Recessed-gate HEMT是通過將柵介質(zhì)下面的勢壘層刻蝕掉一部分(剩余厚度d)，如文獻(xiàn)“Y.Zhao,et al.,“Effects of recess depths on performanceof AlGaN/GaN power MIS-HEMTs on the Si substrates and threshold voltage modelof different recess depths for the using HfO2 gate insulator,”Solid-StateElectronics,2020,163:107649.”中所述，其結(jié)構(gòu)如圖2所示，此結(jié)構(gòu)可降低溝道處二維電子氣濃度，從而實現(xiàn)增強(qiáng)型器件，但是溝道極化強(qiáng)度的降低，增加了比導(dǎo)通電阻；此外，該器件的閾值電壓隨著溝道柵介質(zhì)下保留的勢壘層的厚度的降低而增加，一般也在1V-2V左右，而且當(dāng)保留的勢壘層減薄到幾nm時，隨著溝道的破壞，溝道內(nèi)的電子遷移率極大地降低，導(dǎo)致比導(dǎo)通電阻成倍的增加；并且，通過刻蝕保留的厚度d精度非常難控制，顯著影響wafer上的器件的閾值電壓均一性。采用氟離子注入柵極溝道下方的MIS-HEMT結(jié)構(gòu)也可以實現(xiàn)增強(qiáng)型器件，但是F離子引入的散射降低了電子遷移率，增大了器件電阻，同時還存在熱穩(wěn)定性等問題。

為克服上述問題，申請人曾在申請?zhí)枮椋?02210146339.7、名稱為一種增強(qiáng)型MIS-GaN器件的專利文獻(xiàn)中公開了一種具有MIS柵極部的結(jié)構(gòu)；但是，該MIS結(jié)構(gòu)的引入會帶來高的介質(zhì)(I)/半導(dǎo)體(S)界面電荷或者陷阱，從而影響閾值電壓穩(wěn)定性和可靠性。

發(fā)明內(nèi)容