[發明專利]L2中AMO指令的實現方法及系統

在審

• 申請號: 202210671698.4
• 申請日: 2022-06-14
• 公開（公告）號: CN115016940A
• 公開（公告）日: 2022-09-06
• 發明（設計）人: 李長林;劉磊
• 申請（專利權）人: 廣東賽昉科技有限公司
• 主分類號: G06F9/50
• 分類號: G06F9/50
• 代理公司: 上海邦德專利代理事務所(普通合伙) 31312
• 代理人: 崔雙雙

本發明涉及CPU技術領域，具體涉及一種L2中AMO指令的實現方法及系統，amo請求從core發出，并allocate一個cwq entry項，請求贏得仲裁后，上pipeline；命中tag_ram并且dirty的數據在core中，則Allocate ORQ CSQ，由CSQ向core發出snoop請求，并拿到dirty的數據，判斷是否支持csq bypass數據，并進行相應的處理；ORQ上pipeline，完成amo的modify功能，并將該cacheline的原始值返回給core，把modify之后的數據寫入L2cache中。本發明由于減少上pipeline的次數，把pipeline資源給到其他請求，可以有效地提高CPU的整體性能，同時有效的減小功耗。

技術領域

本發明涉及CPU技術領域，具體涉及一種L2中AMO指令的實現方法及系統。

背景技術

對應amo指令，probe到core的dirty，直接更新到amo指令中，然后amo指令只需再上一次pipeline去完成數據modify的操作，將modify之后的數據寫入L2 data_ram，同時將原始該cacheline的數據返回給lsu。在這個過程中減少了兩次上pipeline的次數，第一次是L2 probe core的dirty上pipeline更新到L2 data_ram，第二次是amo指令上pipeline拿到從core probe下來的dirty data。

參照圖2所示，AMO指令，在L2中發現在某個core中有dirty的數據，L2 probe core的dirty先更新到L2 data_ram中，然后amo指令上pipeline拿到最新的data，然后amo再次上pipeline完成數據modify的操作，將modify之后的數據寫入L2 data_ram，同時將原始該cacheline的數據返回給lsu，這其中為該amo指令上pipeline的次數太多，因此本文提供了一種L2中AMO指令的實現方法及系統。

發明內容

針對現有技術的不足，本發明公開了一種L2中AMO指令的實現方法及系統，用于解決上述問題。

本發明通過以下技術方案予以實現：

第一方方面，本發明提供了一種L2中AMO指令的實現方法，包括以下步驟：

S1初始化，amo請求從core發出，并allocate一個cwq entry項，請求贏得仲裁后，上pipeline；

S2命中tag_ram并且dirty的數據在core中，則Allocate ORQ CSQ；

S3由CSQ向core發出snoop請求，并拿到dirty的數據，判斷是否支持csq bypass數據，并進行相應的處理；

S4ORQ上pipeline，完成amo的modify功能，并將該cacheline的原始值返回給core，把modify之后的數據寫入L2 cache中。

更進一步的，所述方法中，若不支持csq bypass數據時，在S2后，CSQ上pipeline，更新L2 tag_ram和data_ram。

更進一步的，所述方法中，ORQ上pipeline從dataram中讀取到剛剛CSQ snoop所得到dirty數據。

更進一步的，所述方法中，若支持csq bypass數據時，在S2后，Csq直接把snoop到的dirty數據bypass給orq。

更進一步的，所述方法中，L2進行工作時包括以下步驟：

T1接收來自core和外部extend的請求，同時收來自CRQ CWQ EPQ ORQ EFQ CPQ的請求，并選出其中的一個請求進入pipeline；