[發明專利]一種指令集擴展方法、裝置、電子設備及存儲介質

有效

• 申請號: 202210632979.9
• 申請日: 2022-06-07
• 公開（公告）號: CN114721720B
• 公開（公告）日: 2022-09-02
• 發明（設計）人: 鄭添;梁菲;蔡剛;黃志洪
• 申請（專利權）人: 中科億海微電子科技（蘇州）有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 北京融智邦達知識產權代理事務所(普通合伙) 11885
• 代理人: 董惠文

本發明提供了一種指令集擴展方法、裝置、電子設備及存儲介質，首先選擇RISC?V指令集的指令類型中的R?type作為擴展指令的指令類型，然后根據R?type指令的編碼格式對三角函數和雙曲函數進行擴展指令編碼，再根據所述擴展指令編碼，在編譯器中添加三角函數和雙曲函數擴展指令的宏定義并更新opcodes表，最后針對三角函數和雙曲函數擴展指令對處理器核中的譯碼模塊和執行模塊進行電路擴展。充分利用RISC?V指令集精簡、可擴展的特性，將三角函數和雙曲函數計算定義為R?type指令，與RISC?V架構已有基礎指令集和硬件乘除法指令集相區分，實現三角函數和雙曲函數計算的指令壓縮，減少函數計算時間。

技術領域

本發明涉及基于RISC-V架構的處理器技術領域，尤其是涉及一種指令集擴展方法、裝置、電子設備及存儲介質。

背景技術

指令集是存儲在處理器內部，連接硬件與軟件的接口。處理器通過從內存中讀取指令、進行譯碼和執行操作，來完成復雜的運算任務。每個處理器都具有特定的指令集與其對應，指令集的設計直接影響處理器的性能。處理器設計中除了設定支持基本運算和控制的指令集外，還需要針對特定的應用領域設計擴展指令集。特定應用領域的指令集擴展可以化繁為簡，使處理器直接根據譯碼信息執行，避免通過基本指令集產生復雜的運算流程，造成資源浪費。

RISC-V指令集是基于精簡指令集（RISC）基礎上開發的開源指令集架構（ISA），是個完全開放的、標準的、能夠支持各種應用的全新指令集。RISC-V指令集包含一個指令數很少的基礎指令集和一系列可選的指令集。基礎指令集為整數指令集RV32I與RV64I，分別提供32位與64位的地址空間；其他的可選指令集包括乘除運算(M)、原子操作(A)、浮點運算(F)、壓縮指令(C)等。RISC-V 架構在設計之初就留出了足夠的可編碼空間來支持第三方指令集擴展，用戶可以根據特定的需求設計自定義擴展指令，通過靈活選擇不同的模塊組合或者進行擴展，構建適用于任何一個領域的微處理器，比如高精度計算、低功耗嵌入式等。

目前對于有三角函數、雙曲函數的高級語言程序，如果目標指令集構架(ISA)支持三角函數等的機器指令（如X86），編譯器則會通過將相關代碼編譯成ISA支持的機器指令來優化。而對于像 RISC-V這類ISA中沒有三角函數和反雙曲函數的機器指令支持的架構，編譯器會使用標準C庫，用多條機器代碼實現相應的功能。三角函數和雙曲函數基于RISC-V基礎指令集（RV32I）進行編譯時會生成幾十條指令，計算時間長。而使用FPGA邏輯資源來實現三角函數及雙曲函數的計算可以縮短計算時間。因此，如何對配備了CORDIC擴展指令的硬件電路進行優化，以減少計算時間、簡化控制邏輯、提高運算速度、降低硬件開銷，是目前亟需解決的問題。

發明內容

本發明所要解決的技術問題是如何對配備了CORDIC擴展指令的硬件電路進行優化，以減少計算時間、簡化控制邏輯、提高運算速度、降低硬件開銷。

為改善上述技術問題，本發明提供了一種指令集擴展方法、裝置、電子設備及存儲介質。

本發明實施例的第一方面，提供了一種指令集擴展方法，包括以下步驟：

選擇RISC-V指令集的指令類型中的R-type作為擴展指令的指令類型；

根據R-type指令的編碼格式對三角函數和雙曲函數進行擴展指令編碼；

根據所述擴展指令編碼，在編譯器中添加三角函數和雙曲函數擴展指令的宏定義并更新opcodes表，

其中，宏定義是對擴展指令的各個位進行定義，opcodes表用于記錄擴展指令的匹配碼和掩碼，匹配碼記錄擴展指令的寄存器和立即數以外的信息；掩碼記錄指令為R-type、I-type、S-type、B-type、U-type 或J-type的指令；

針對三角函數和雙曲函數擴展指令對處理器核中的譯碼模塊和執行模塊進行電路擴展，