[發(fā)明專利]阻變隨機存儲器及其制備方法

在審

• 申請?zhí)枺?/td>: 202210629601.3
• 申請日: 2022-06-06
• 公開（公告）號: CN115394915A
• 公開（公告）日: 2022-11-25
• 發(fā)明（設計）人: 仇圣棻;陳亮;李曉波;楊蕓;潘國華;曹恒
• 申請（專利權）人: 昕原半導體（杭州）有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24
• 代理公司: 北京鴻元知識產權代理有限公司 11327
• 代理人: 王迎;袁文婷

本發(fā)明提供一種阻變隨機存儲器及制備方法，其中的阻變隨機存儲器包括：在底層上進行金屬沉積，形成下電極金屬結構，并對下電極金屬結構進行刻蝕，形成規(guī)則分布的線狀下電極；在下電極上形成ReRAM切換層；在ReRAM切換層上填充介電材料層并處理至下電極的上表面，保留兩ReRAM切換層之間的介電材料層；在介電材料層上設置下電極的金屬接觸，金屬接觸延伸至相鄰的兩個ReRAM切換層之間，以形成阻變隨機存儲器。利用上述的發(fā)明能夠提高存儲單元密度，避免蝕刻工藝對結構造成的損傷。

技術領域

本發(fā)明涉及半導體加工技術領域，更為具體地，涉及一種阻變隨機存儲器及其制備方法。

背景技術

目前，阻變隨機存儲器(ReRAM，Resistive Random Access Memory)基于其具有的高編程/擦寫速度、高器件密度、可微縮、低功耗、抗輻射、斷電后仍然能夠保持數(shù)據(jù)、且與CMOS(Complementary Metal-Oxide Semiconductor)工藝兼容等一系列突出的優(yōu)點，使其成為替代多晶硅浮柵(FG，F(xiàn)loating Gate)存儲器的有力競爭者之一，其作為一種采用非電荷存儲機制的存儲器，在32nm工藝節(jié)點及以下的高端應用中，將有很大的發(fā)展空間。

然而，隨著半導體器件集成度的不斷提高，存儲單元(Cell)的特征尺寸(CD，Critical Dimension)也越來越小，而堆疊度卻在不斷提高，從而導致蝕刻工藝的深寬比(AR，Aspect Ratio)越來越大，在金屬蝕刻過程中，對其沉積/濺射(resputter)、清洗及及形貌(profile)控制變得愈發(fā)困難；此外，對于ReRAM蝕刻工藝，需要反應離子刻蝕(RIE，Reactive Ion Etch)、離子束刻蝕(IBE，Ion Beam Etch)和物理攻擊(Bombardment)等工藝的相結合，多次蝕刻對ReRAM側壁更是會造成多次損傷，導致制備工藝難度大，且性能不能得到保障等問題。

具體地，現(xiàn)有制備方法和工藝會面臨以下各種問題：1、蝕刻難度越來越大，很容易導致刻蝕不足或過度刻蝕；2、蝕刻后的清洗和干燥愈發(fā)困難；3、對于一些蝕刻層復合物含有大量金屬的情況，無法用傳統(tǒng)的方法進行刻蝕，導致金屬濺射非常難以清理，且蝕刻形成的結構形貌控制難度也很大。

因此，目前亟需一種制備工藝，能夠降低阻變隨機存儲器的制備難度，并提高制備質量。

發(fā)明內容

鑒于上述問題，本發(fā)明的目的是提供一種阻變隨機存儲器及其制備方法，以解決現(xiàn)有的制備工藝存在的難度大，且產品性能得不到保障等問題。

本發(fā)明提供的阻變隨機存儲器的制備方法，包括：在底層上進行金屬沉積，形成下電極金屬結構，并對下電極金屬結構進行刻蝕，形成規(guī)則分布的線狀下電極；在下電極上形成ReRAM切換層；在ReRAM切換層上填充介電材料層并處理至下電極的上表面，保留兩ReRAM切換層之間的介電材料層；在介電材料層上設置下電極的金屬接觸，金屬接觸延伸至相鄰的兩個ReRAM切換層之間，以形成阻變隨機存儲器。

此外，可選的技術方案是，在下電極上形成ReRAM切換層的過程包括：通過原子層沉積和/或化學氣相沉積和/或物理氣相沉積和/或蒸鍍和/或濺鍍和/或熱生長的方式，在下電極上生長ReRAM切換層。

此外，可選的技術方案是，對位于相鄰兩個下電極之間的底部的ReRAM切換層進行去除，以使相鄰兩ReRAM切換層之間相互間隔設置。

此外，可選的技術方案是，在ReRAM切換層上填充介電材料層并處理至下電極的上表面，包括：通過原子層沉積和/或化學氣相沉積和/或物理氣相沉積和/或熱生長的方式，在ReRAM切換層上設置覆蓋ReRAM切換層的介電材料層；對介電材料層進行平坦化處理至下電極的上表面，形成阻變隨機存儲器的基礎結構。

此外，可選的技術方案是，在介電材料層上設置下電極的金屬接觸的過程包括：在基礎結構上設置表面介電層；在相鄰的兩個ReRAM切換層之間設置金屬孔；在金屬孔內填充金屬介質，金屬介質的表面延伸至表面介電層處。