[發明專利]一種半導體結構的制備方法以及半導體結構

在審

• 申請號: 202210610927.1
• 申請日: 2022-05-31
• 公開（公告）號: CN115020332A
• 公開（公告）日: 2022-09-06
• 發明（設計）人: 于業笑
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/28;H01L21/8242;H01L23/538;H01L29/423;H01L27/108
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 張競存;胡春光

本公開實施例公開了一種半導體結構的制備方法以及半導體結構，其中，所述半導體結構的制備方法，包括：提供襯底，所述襯底包括單元陣列區和外圍電路區；在所述單元陣列區上形成位線材料層，刻蝕所述位線材料層形成沿第一方向延伸的位線結構；在所述外圍電路區上形成柵極材料層，刻蝕所述柵極材料層，形成外圍柵極結構。

技術領域

本公開涉及半導體制造領域，尤其涉及一種半導體結構的制備方法以及半導體結構。

背景技術

半導體存儲器，例如，動態隨機存儲器(Dynamic Random Access Memory，DRAM)通常包括用于存儲數據的單元陣列區，以及位于單元陣列區外圍的外圍電路區。目前，位線結構和外圍柵極結構傾向于分別同時形成半導體存儲器的單元陣列區和外圍電路區中，但是，如此會不利于對單元陣列區和外圍電路區的性能的單獨調節。

發明內容

有鑒于此，本公開實施例提供一種半導體結構的制備方法以及半導體結構。

根據本公開實施例的第一方面，提供了一種半導體結構的制備方法，所述方法包括：

提供襯底，所述襯底包括單元陣列區和外圍電路區；

在所述單元陣列區上形成位線材料層，刻蝕所述位線材料層形成沿第一方向延伸的位線結構；

在所述外圍電路區上形成柵極材料層，刻蝕所述柵極材料層，形成外圍柵極結構。

在一些實施例中，所述在所述單元陣列區上形成位線材料層，刻蝕所述位線材料層形成沿第一方向延伸的位線結構，包括：

在所述單元陣列區和所述外圍電路區上形成位線材料層；

刻蝕去除所述外圍電路區上的位線材料層；

刻蝕所述單元陣列區上的位線材料層，形成沿第一方向延伸的位線結構。

在一些實施例中，所述在所述外圍電路區上形成柵極材料層，刻蝕所述柵極材料層，形成外圍柵極結構，包括：

在所述單元陣列區和所述外圍電路區上形成柵極材料層；

刻蝕去除所述單元陣列區上的柵極材料層；

刻蝕所述外圍電路區上的柵極材料層，形成外圍柵極結構。

在一些實施例中，還包括：

在形成位線結構之前，在所述單元陣列區的襯底內形成沿第二方向延伸的字線結構，其中，所述第一方向與所述第二方向互相垂直；所述字線結構包括隔離柵欄，所述隔離柵欄的頂面高于所述襯底的頂面；

在所述襯底上形成填充層；所述填充層的頂面與所述隔離柵欄的頂面齊平。

在一些實施例中，還包括：

在形成填充層后，在所述單元陣列區的所述填充層和所述襯底內形成第一間隔層；所述第一間隔層包裹所述位線結構位于所述填充層頂面以下的部分的側壁。

在一些實施例中，所述形成第一間隔層，包括：

刻蝕所述單元陣列區的所述填充層和所述襯底，形成第一接觸孔；

依次在所述第一接觸孔內形成第一子間隔層、第二子間隔層和第三子間隔層；

所述第一子間隔層和所述第三子間隔層的材料包括氮化物，所述第二子間隔層的材料包括氧化物。

在一些實施例中，所述形成位線結構，包括：

在形成所述第三子間隔層后的第一接觸孔內和所述填充層表面形成位線材料層；

在所述位線材料層上依次形成位線掩膜層、位線絕緣層和位線光刻膠層；