[發(fā)明專利]各向異性導(dǎo)電膠膜互連電氣失效可視化分析芯片制備方法

在審

• 申請?zhí)枺?/td>: 202210601927.5
• 申請日: 2022-05-30
• 公開（公告）號: CN114999951A
• 公開（公告）日: 2022-09-02
• 發(fā)明（設(shè)計）人: 王彥;陳桂;晏雅媚
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 長沙軒榮專利代理有限公司 43235
• 代理人: 汪金連

1.一種各向異性導(dǎo)電膠膜互連電氣失效可視化分析芯片制備方法，其特征在于，所述可視化分析芯片包括芯片和基板，所述芯片包括單晶硅基底和設(shè)置在單晶硅基底上的多個凸點尺寸的凸點，所述基板包括二氧化硅基底和設(shè)置在二氧化硅基底上的ITO導(dǎo)電線和焊盤，所述可視化分析芯片的制備過程具體包括以下步驟：

芯片的制備：在單晶硅基底上光刻、曝光、顯影、磁控濺射銅或鎳作為凸點與凸點互連的金屬導(dǎo)體以及凸點的金屬掩膜，再經(jīng)剝離、反應(yīng)離子刻蝕獲得互連凸點；

基板的制備：將電路圖形信息光刻到二氧化硅基底上，經(jīng)曝光后，在其上磁控濺射ITO，經(jīng)剝離、超聲后，獲得二氧化硅基底上所需的ITO導(dǎo)電線和焊盤；

倒裝鍵合：將各向異性導(dǎo)電膠膜放置在基板上需要互連的焊盤處，使得芯片上的凸點與基板上的焊盤一一對應(yīng)，經(jīng)預(yù)鍵合、壓力鍵合、膠體固化后，撤除鍵合壓力，降至室溫，即獲得各向異性導(dǎo)電膠膜互連電氣失效可視化分析芯片。

2.根據(jù)權(quán)利要求1所述的各向異性導(dǎo)電膠膜互連電氣失效可視化分析芯片制備方法，其特征在于，所述基板的制備過程中，旋涂光刻膠之前需要將二氧化硅基底在酒精中超聲，再用去離子水清洗掉酒精，以去除二氧化硅基底表面的雜質(zhì)與污垢。

3.根據(jù)權(quán)利要求1所述的各向異性導(dǎo)電膠膜互連電氣失效可視化分析芯片制備方法，其特征在于，所述芯片的制備過程中，光刻具體為雙層光刻工藝。

4.根據(jù)權(quán)利要求1所述的各向異性導(dǎo)電膠膜互連電氣失效可視化分析芯片制備方法，其特征在于，所述倒裝鍵合的鍵合溫度為70℃，壓力為80Mpa，時間為10s。

5.根據(jù)權(quán)利要求1所述的各向異性導(dǎo)電膠膜互連電氣失效可視化分析芯片制備方法，其特征在于，所述倒裝鍵合采用鍵合機進行拾取、視覺定位、對準(zhǔn)。

6.根據(jù)權(quán)利要求1所述的各向異性導(dǎo)電膠膜互連電氣失效可視化分析芯片制備方法，其特征在于，所述芯片上的凸點對稱設(shè)置。

7.根據(jù)權(quán)利要求1所述的各向異性導(dǎo)電膠膜互連電氣失效可視化分析芯片制備方法，其特征在于，所述基板上的ITO導(dǎo)電線路6為菊花鏈電路。

8.根據(jù)權(quán)利要求1所述的各向異性導(dǎo)電膠膜互連電氣失效可視化分析芯片制備方法，其特征在于，所述基板上的ITO導(dǎo)電線路6的寬度為20-30um。