[發明專利]一種折返式斜坡補償系統及其補償方法

在審

• 申請號: 202210600131.8
• 申請日: 2022-05-27
• 公開（公告）號: CN115001237A
• 公開（公告）日: 2022-09-02
• 發明（設計）人: 魯揚;賈懷彬;周臻研
• 申請（專利權）人: 南京微盟電子有限公司
• 主分類號: H02M1/00
• 分類號: H02M1/00
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 奚幼堅

1.一種折返式斜坡補償系統，其特征在于，包括誤差檢測單元、調整控制邏輯單元、補償寄存單元和折返式補償電流產生單元；誤差檢測單元的輸入連接開關電源產生的表征外部功率管周期性導通的開關控制信號GON，誤差檢測單元輸出誤差電壓信號VS(k)和控制信號KT3、KT4連接調整控制邏輯單元的三個輸入端，誤差電壓信號VS(k)表示對開關控制信號GON按相鄰周期進行分組后第k組內的誤差電壓信號，k為大于等于1的正整數，調整控制邏輯單元輸出控制信號K1、K2和F1_Latch連接補償寄存單元的三個輸入端，同時，控制信號F1_Latch和調整控制邏輯單元產生的控制信號F2以及開關控制信號GON連接折返式補償電流產生單元的三個輸入端，補償寄存單元的另一個輸入端還連接折返式補償電流產生單元產生的表征斜坡補償信息的電壓信號V(k+1)，補償寄存單元的輸出信號V(k)、V(k-1)和VCLK連接折返式補償電流產生單元的另外三個輸入端，最終折返式補償電流產生單元利用電壓信號V(k+1)產生斜坡補償電壓Vslope(k+1)輸出；

誤差檢測單元用于在開關電源處于工作狀態時，根據輸入的開關控制信號GON將相鄰的第2k-1和第2k周期分為第k組，通過檢測第2k-1和第2k個周期內外部功率管的導通時間的差值，并將此差值轉化為第k組內的誤差電壓信號VS(k)并與控制信號KT3和KT4一同輸出給調整控制邏輯單元；誤差檢測單元包括分組電路和采樣保持電路；分組電路包括D觸發器DFF01、D觸發器DFF02、與非門Nand01、與非門Nand02、與非門Nand03、與非門Nand01、或非門Nor01以及反相器INV01、反相器INV02、反相器INV03、反相器INV04和反相器INV05，誤差檢測單元輸入的開關控制信號GON連接D觸發器DFF01的時鐘輸入端CLK、與非門Nand01的一個輸入端、與非門Nand02的一個輸入端和和或非門Nor01的一個輸入端，D觸發器DFF01的輸出端Q連接或非門Nor01的另一個輸入端和與非門Nand01的另一個輸入端，D觸發器DFF01的輸出端Q連接與非門Nand02的另一個輸入端，與非門Nand01輸出信號KT1B和信號KT1B經反相器INV01后的輸出信號KT1，與非門Nand02輸出信號KT2B和信號KT2B經反相器INV03后的輸出信號KT2，或非門Nor01的輸出經反相器INV02后連接D觸發器DFF02的時鐘輸入端CLK、與非門Nand03的一個輸入端和與非門Nand04的一個輸入端，D觸發器DFF02的輸出端Q連接與非門Nand03的另一個輸入端，D觸發器DFF02的輸出端Q連接與非門Nand04的另一個輸入端，與非門Nand03輸出信號KT3B和信號KT3B經反相器INV04后的輸出信號KT3，與非門Nand04輸出信號KT4B和信號KT4B經反相器INV05后的輸出信號KT4；采樣保持電路包括PMOS管PM01、PMOS管PM02、PMOS管PM03、PMOS管PM04、NMOS管NM01、PMOS管NM02、PMOS管NM03、PMOS管M04、NMOS管NMS1、NMOS管NMS2、電容C01、電容C02、電容C03、電容C04、電容CS、電阻R01、電阻R02以及反相器INV11、反相器INV12、反相器INV13和反相器INV14；電源VDD分別連接電流源I0和電流源I3的輸入端，電流源I0的輸出端連接PMOS管PM01的源極，PMOS管PM01的漏極連接PMOS管PM02的源極，PMOS管PM02的漏極連接NMOS管NM01的漏極和電容C03的一端并輸出信號Va1，NMOS管NM01的源極連接NMOS管NM02的漏極，NMOS管NM02的源極連接電流源I1的輸入端，電流源I1的輸出端連接電容C03的另一端并接地，PMOS管PM01的柵極連接分組電路的輸出信號KT1B，PMOS管PM02的柵極連接分組電路的輸出信號KT3B，NMOS管NM01的柵極連接分組電路的輸出信號KT2，NMOS管NM02的柵極連接分組電路的輸出信號KT3；電流源I3的輸出端連接PMOS管PM03的源極，PMOS管PM03的漏極連接PMOS管PM04的源極，PMOS管PM04的漏極連接NMOS管NM03的漏極和電容C04的一端并輸出信號Va2，NMOS管NM03的源極連接NMOS管NM04的漏極，NMOS管NM04的源極連接電流源I4的輸入端，電流源I4的輸出端連接電容C04的另一端并接地，PMOS管PM03的柵極連接分組電路的輸出信號KT1B，PMOS管PM04的柵極連接分組電路的輸出信號KT4B，NMOS管NM03的柵極連接分組電路的輸出信號KT2，NMOS管NM04的柵極連接分組電路的輸出信號KT4，分組電路的輸出信號KT4還連接電阻R01的一端，電阻R01的另一端連接電容C01的一端和反相器INV11的輸入端，電容C01的另一端接地，反相器INV11的輸出連接反相器INV12的輸入，反相器INV12的輸出連接NMOS管NMS1的柵極，NMOS管NMS1的漏極連接輸出信號Va1，NMOS管NMS1的源極連接NMOS管NMS2的漏極和電容CS的一端并作為誤差檢測單元的輸出端輸出電壓誤差信號VS(k)，電容CS的另一端接地，NMOS管NMS2的源極連接輸出信號V2，NMOS管NMS2的柵極連接反相器INV14的輸出端，反相器INV14的輸入端連接反相器INV13的輸出，反相器INV13的輸入端連接電阻R02的一端和電容C02的一端，電容C02的另一端接地，電阻R02的另一端連接分組電路的輸出信號KT3；

調整控制邏輯單元用于在誤差檢測單元輸出的控制信號KT3和KT4的作用下，產生控制信號K1和K2并產生一個異步時鐘CLK0，通過實時比較第k組內輸出的誤差電壓信號VS(k)與參考電壓Vref的大小，當誤差電壓信號VS(k)大于參考電壓Vref時，需要進行斜坡補償調整，當誤差電壓信號VS(k)小于參考電壓Vref時，不需要進行斜坡補償調整或調整已經完成，通過異步時鐘CLK0的下降沿對誤差電壓信號VS(k)與參考電壓Vref的比較結果進行采樣，根據采樣的比較結果，產生控制信號F1、F1_Latch和F2；包括內部脈沖產生電路和判斷電路，內部脈沖產生電路包括PMOS管PMD1～PMD10、NMOS管NMD1～NMD4、反相器INVD1～INVD10、或非門NorD1、或非門NorD2以及電容Cd1～Cd4和電阻Rd1～Rd4；PMOS管PMD1的柵極與NMOS管NMD1的柵極和PMOS管PMD2的柵極互連并作為調整控制邏輯單元的輸入端連接分組電路的輸出信號KT3，PMOS管PMD1的源極與PMOS管PMD2的柵極均連接電源VDD，PMOS管PMD1的漏極通過電阻Rd1連接NMOS管NMD1的漏極、PMOS管PMD3的漏極以及電容Cd1的一端和反相器INVD1的輸入端，反相器INVD1的輸出連接PMOS管PMD3的柵極和反相器INVD2的輸入端，反相器INVD2的輸出連接反相器INVD3的輸入端，反相器INVD3的輸出連接或門OR1的一個輸入端，電容Cd1的另一端和NMOS管NMD1的源極均接地；PMOS管PMD4的柵極與NMOS管NMD2的柵極和PMOS管PMD5的柵極互連并作為調整控制邏輯單元的輸入端連接分組電路的輸出信號KT4，PMOS管PMD4的源極與PMOS管PMD5的源極互連并連接電源VDD，PMOS管PMD4的漏極通過電阻Rd2連接NMOS管NMD2的漏極、PMOS管PMD6的漏極以及電容Cd2的一端和反相器INVD4的輸入端，反相器INVD4的輸出連接PMOS管PMD6的柵極和反相器INVD5的輸入端，反相器INVD5的輸出連接反相器INVD6的輸入端，反相器INVD6的輸出連接或門OR1的另一個輸入端，電容Cd2的另一端和NMOS管NMD2的源極均接地；或門OR1輸出的時鐘信號CLK0連接PMOS管PMD7的柵極、NMOS管NMD3的柵極和反相器INVD7的輸入端以及PMOS管PMD8的柵極、NMOS管NMD4的柵極、PMOS管PMD9的柵極和或非門NorD2的一個輸入端，或非門NorD2的另一個輸入端連接反相器INVD10的輸出，或非門NorD2的輸出端作為調整控制邏輯單元的輸出端輸出控制信號K2，反相器INVD10的輸入端連接反相器INVD9的輸出和PMOS管PMD10的柵極，PMOS管PMD10的源極連接PMOS管PMD9的漏極，PMOS管PMD9的源極和PMOS管PMD8的源極均連接電源VDD，PMOS管PMD8的漏極通過電阻Rd4連接NMOS管NMD4的漏極、PMOS管PMD10的漏極以及反相器INVD9的輸入端和電容Cd4的一端，電容Cd4的另一端連接NMOS管NMD4的源極并接地；PMOS管PMD7的源極連接電源VDD，PMOS管PMD7的漏極連接電阻Rd3的一端、電容Cd3的一端和反相器INVD8的輸入端，反相器INVD8的輸出連接或非門NorD1的一個輸入端，或非門NorD1的另一個輸入端連接反相器INVD7的輸出端，或非門NorD1的輸出端作為調整控制邏輯單元的輸出端輸出控制信號K1，電阻Rd3的另一端連接NMOS管NMD3的漏極，NMOS管NMD3的源極和電容Cd3的另一端均接地；判斷電路包括比較器COMPD1、D觸發器DFF21、D觸發器DFF22，或非門Nor21、或非門Nor22、與非門Nand21和反相器INV21；比較器COMPD1的負端作為調整控制邏輯單元的輸入端連接誤差檢測單元輸出的誤差電壓信號VS(k)，比較器CompD1的正端連接基準電壓Vref，比較器COMPD1的輸出連接D觸發器DFF21的輸入端D和D觸發器DFF22的輸入端D，內部脈沖產生電路中的或門OR1輸出的時鐘信號CLK0連接D觸發器DFF21的輸入端和D觸發器DFF22的輸入端D觸發器DFF21的輸出端Q輸出信號F1，DFF22的輸出端Q作為調整控制邏輯單元的輸出端輸出信號F2，或非門Nor21的一個輸入端連接電源VDD，或非門Nor21的另一個輸入端連接或非門Nor22的輸出端，或非門Nor21的輸出端連接或非門Nor22的一個輸入端和與非門Nand21的一個輸入端，或非門Nor22的另一個輸入端連接輸出信號F1和與非門Nand21的另一個輸入端，與非門Nand21的輸出端連接反相器INV21的輸入端，反相器INV21的輸出端作為調整控制邏輯單元的輸出端輸出控制信號F1_latch；

補償寄存單元用于根據調整控制邏輯單元輸出的控制信號K1、K2和F1_Latch，根據折返式補償電流產生單元反饋的第k+1組內表征斜坡補償信息的電壓信號V(k+1)，實時地動態存儲第k組內表征斜坡補償信息的電壓信號V(k)、第k-1組內表征斜坡補償信息的電壓信號V(k-1)，當控制信號F1_Latch變為高電平時，補償寄存單元會將第k-1組內表征斜坡補償信息的電壓V(k-1)鎖存，產生電壓信號VLCK；包括第一電壓寄存器和第二電壓寄存器，第一電壓寄存器包括NMOS管NMK1、NMOS管NMK2、或非門Nor41、反相器INV41以及電容C33和電容C34；NMOS管NMK1的漏極為第一電壓寄存器的輸入端連接折返式補償電流產生單元輸出的反饋信號V(k+1)，NMOS管NMK1的柵極連接調整控制邏輯單元輸出的控制信號K1，NMOS管NMK1的源極連接NMOS管NMK2的漏極和電容C34的一端，電容C34的另一端接地，NMOS管NMK2的源極連接電容C33的一端并作為補償寄存單元的輸出端輸出信號VLCK，電容C33的另一端接地，NMOS管NMK2的柵極連接反相器INV41的輸出端，反相器INV41的輸入連接或非門Nor41的輸出，或非門Nor41的二個輸入端分別連接調整控制邏輯單元的輸出的控制信號F1_latch和K2；第二電壓寄存器包括NMOS管NMK3、NMOS管NMK4以及電容C31和電容C32；NMOS管NMK3的漏極為第二電壓寄存器的輸入端連接折返式補償電流產生單元輸出的反饋信號V(k+1)，NMOS管NMK3的源極連接NMOS管NMK4的漏極和電容C31的一端并輸出信號V(K)，電容C31的另一端接地，NMOS管NMK4的源極連接電容C32的一端并輸出信號V(k-1)，電容C32的另一端接地，NMOS管NMK3的柵極連接調整控制邏輯單元的輸出的控制信號K1，NMOS管NMK4的柵極連接調整控制邏輯單元的輸出的控制信號K2；

折返式補償電流產生單元用于根據調整控制單元產生的控制信號F1_Latch和F2，選擇補償寄存單元的輸出電壓V(k)、V(k-1)和VCLK進行加法運算，產生第K+1組內表征斜坡補償信息的電壓信號V(k+1)，根據電壓信號V(k+1)產生斜坡補償電壓信號Vslope(k+1)；包括數據選擇器、加法器和斜坡產生電路，數據選擇器的輸出連接加法器的輸入端，加法器的輸出連接斜坡產生電路的輸入端，斜坡產生電路輸出表示下個周期補償值大小的電壓信號V(k+1)連接補償寄存單元的輸入端，同時，斜坡產生電路的輸出信號即為折返式補償電流產生單元最終輸出的斜坡補償信號V_SLOPE；數據選擇器包括NMOS管NMV1、NMOS管NMV2、NMOS管NMV3、與非門Nand51、反相器INV51和反相器INV52；與非門Nand51的兩個輸入端分別連接調整控制邏輯單元輸出的控制信號F1_latch和F2，與非門Nand51的輸出連接NMOS管NMV1的柵極和反相器INV51的輸入端，反相器INV51的輸出連接NMOS管NMV2的柵極和反相器INV52的輸入端，反相器INV52的輸出連接NMOS管NMV3的柵極，NMOS管NMV1的漏極連接補償寄存單元輸出的信號V(K)，NMOS管NMV2的漏極連接補償寄存單元的輸出信號VLCK，NMOS管NMV3的漏極連接補償寄存單元的輸出信號V(K-1)，NMOS管NMV1的源極、NMOS管NMV2的源極和NMOS管NMV3的源極分別輸出信號V1、V2和V3連接后級加法器的三個輸入端；加法器包括運算放大器OPV1、NMOS管NMV3、NMOS管NMV4、電容CV4以及電阻RA1～電阻RA6；電阻RA1的一端連接數據選擇器的輸出信號V1，電阻RA2的一端連接數據選擇器的輸出信號V2，電阻RA3的一端連接數據選擇器的輸出信號V3，電阻RA1的另一端連接電阻RA2的另一端、電阻RA3的另一端和運算放大器OPV1的負端，運算放大器OPV1的正端通過電阻RA4接地，電阻RA1、RA2和RA3的另一端還連接NMOS管NMV3的漏極和電阻RA5的一端，NMOS管NMV3的柵極連接調整控制邏輯單元輸出的信號F1_latch，電阻RA5的另一端連接NMOS管NMV3的源極和電阻RA6的一端，電阻RA6的另一端連接運算放大器OPV1的輸出端和NMOS管NMV4的漏極，NMOS管NMV4的柵極連接開關控制信號GON，NMOS管NMV4的源極連接電容CV4的一端并輸出表示下個周期補償值大小的電壓信號V(k+1)，電容CV4的負極接地；斜坡產生電路包括PMOS管PMV1、PMOS管PMV2、PMOS管PMV3、PMOS管PMV4、NMOS管NMV5以及電容CV3和電阻RAS；NMOS管NMV5的柵極連接加法器輸出的電壓信號V(k+1)，NMOS管NMV5的源極通過電阻RAS接地，NMOS管NMV5的漏極連接PMOS管PMV1的漏極和柵極以及PMOS管PMV2的柵極，PMOS管PMV1的源極和PMOS管PMV2的源極均連接VDD，PMOS管PMV2的漏極連接PMOS管PMV3的源極，PMOS管PMV3的柵極連接使能信號Ctr1，PMOS管PMV3的漏極連接PMOS管PMV4的漏極和柵極，PMOS管PMV4的源極連接電容CV5的一端并作為折返式補償電流產生單元的輸出端輸出斜坡補償信號V_SLOPE，電容CV5的另一端接地。